90ナノメートルCMOSテクノロジを民生用途向けに展開

Worldwide

サイトマップ

> ニュース > 本文

[ PRESS RELEASE ]

2003-0142
2003年7月17日
富士通株式会社

90ナノメートルCMOSテクノロジを民生用途向けに展開

SoCプラットフォームの中核となるシステムLSI基盤「CS101シリーズ」提供開始

当社は、世界に先駆けて、90ナノメートル（以下nm）CMOS テクノロジを採用したシステムLSIを、超高速処理を必要とする自社のハイエンド製品向けに、あきる野テクノロジセンターで生産（2001年12月より）してきました。今回、そこで培った10層の銅配線、Low-k(*1)などの最先端テクノロジを民生用途向けに応用し、高集積化・低消費電力化を実現したシステムLSI基盤「CS101シリーズ」の展開を開始します。

「CS101シリーズ」は、90nmテクノロジを採用した、デジタルAV・モバイル機器向けのシステムLSI基盤で、当社SoCプラットフォーム(*2)の中核となるものです。

当社は7月17日よりで本シリーズの受注を開始し、9月よりサンプル出荷を開始します。

「CS101シリーズ」は、最大約1億ゲートの搭載を可能とする高集積化（「CS91シリーズ(*4)」に比べて約2倍）と、業界最高水準の低消費電力化（「CS91シリーズ」に比べてリーク電流約1/10）を実現しました。これにより、デジタルAV・モバイル機器の小型化・低消費電力化に貢献します。

本シリーズを活用することにより、例えば、連続通話6時間、待ち受け時間が最大1000時間の携帯電話の実現や、現在はカードサイズのデジタルカメラを、より小型化することが可能となります。

当社は、銅配線とLow-kを組み合わせた世界最高水準のプロセス技術をいち早く確立し、0.13m、90nmの2世代にわたる量産実績をもっています。本シリーズは、これらの実績に基づき、信頼性の高い最先端テクノロジを統合したシステムLSI基盤を早期に民生機器向けに提供するものです。

なお、高集積化・多機能化にともない、設計期間、設計工数が増大するという課題についても、当社のLSIデザインサービス「DesignExpress™（デザインエクスプレス）」をご利用いただくことにより、設計期間と設計工数を半減できます。

今後は、「CS101シリーズ」に、高速インタフェース搭載技術を組み合わせてネットワーク機器向けの提供を開始(2004年より)するなど、順次、適用範囲を拡大していく予定です。

【販売価格】

個別見積

【提供時期】

受注開始	：	7月17日より
サンプル提供開始	：	9月より

【販売目標】

1,100億円(2004年度～2006年度) ＊当社の決算期は3月末日です。

【本シリーズの主な特長】

低消費電力を実現するトランジスタ技術
トランジスタのリーク電流を業界最小レベルに抑えることにより、待機時消費電力は、「CS91シリーズ」に比べ約1/10 に低減しました。さらに、動作時消費電力は、「CS91シリーズ」に比べ約1/2の2.7ナノワット(1ゲート、1MHz時)に低減しました。
高集積を実現する先端微細加工技術
本シリーズは、1平方ミリメートルあたり42万ゲートのゲート密度をもち、最大1億ゲートのLSI(「CS91シリーズ」に比べ約2倍)も実現可能です。またSRAMのセル面積は、1ビットあたり1.14m²と業界最高水準を実現しています。銅配線(最大10層)を使用することで配線抵抗を抑え、またLow-k層間材料を全面導入したことで配線容量を削減したことにより、電気的特性への影響を最小化しています。
低消費電力と高速動作を両立させる3種類のトランジスタ混載技術
低リークトランジスタ、高速トランジスタ、超高速トランジスタを混載することで、LSIの低消費電力化と高速動作を両立できます。高速トランジスタを採用したライブラリのゲート遅延時間は12ピコ秒で、「CS91シリーズ」に比べ約70%の高速化を実現しています。
さまざまな機能を実現する豊富なIPマクロ
A/D、D/Aコンバータ、PLL、高速インタフェースマクロなど、低消費電力から高速伝送が要求されるアプリケーションに応じて、最適なマクロを提供します。
設計期間短縮、設計工数削減を可能にする設計環境
フロアプラン設計を重視したフローの導入により、設計初期段階でタイミング収束性などを短期間で見積もることができるため、実レイアウトにおける設計修正の繰り返しを防ぐことができます。これにより、大規模で高品質なLSIの設計期間を大幅に短縮できます。また、当社の短TAT設計サービス「DesignExpress™(デザインエクスプレス)」を活用し、FPGAとASICをコンカレントに設計することにより、最大約1/2まで設計期間の短縮、設計工数の削減が可能です。

【本シリーズの主な仕様】

テクノロジ	：	物理ゲート長 80nm、シリコンゲートCMOS 銅配線7～10層、全層にLow-k層間材料を使用
電源電圧	：	内部1.2V±0.1V、3種類のコアトランジスタ混載可能
使用可能ゲート数	：	最大1億ゲート
ゲート遅延時間	：	12ピコ秒 (1.2 V、インバータ、ファンアウト:1)
ゲート消費電力	：	2.7 ナノワット(1ゲート、1MHz時)
パッケージ	：	表面実装型パッケージに対応 QFP(Quad Flat Package)、HQFP(QFP with Heat Sink)、 EBGA(Enhanced Ball Grid Array)、FBGA(Fine pitch BGA)、 PBGA(Plastic BGA)、FC-BGA(Flip Chip BGA)

【商標について】

記載されている製品名などの固有名詞は、各社の商標または登録商標です。

(*1): Low-k：比誘電率の低い層間絶縁膜です。配線容量を小さくする効果があり、最先端テクノロジで超高速動作を実現するために使用します。
(*2): 当社SoCプラットフォーム：お客様の要求する機能を、SoC(システム・オン・チップ)で実現するためのLSIテクノロジ、LSI基盤、IP(*3)、LSI設計サービスの総称です。
(*3): IP(Intellectual Property)：半導体業界では、システムのある機能を実現する機能ブロックやファームウェア、ソフトウェア、ドライバをさします。
(*4): 「CS91シリーズ」：0.13mテクノロジを採用した、ハイエンドサーバ、デジタルAV、モバイル機器向けのシステムLSI基盤です。

以上

関連リンク

電子デバイス製品ホームページ：http://edevice.fujitsu.com/jp/

プレスリリースに記載された製品の価格、仕様、サービス内容、お問い合わせ先などは、発表日現在のものです。その後予告なしに変更されることがあります。あらかじめご了承ください。ご不明な場合は、富士通お客様総合センターにお問い合わせください。