fujitsu-logo
平成8年9月18日
富士通株式会社

第二世代64MビットシンクロナスDRAM(×32)の販売を開始

〜世界最高速のデータ転送速度(572Mバイト/秒)を実現〜

当社はこのほど、64M ビット・シンクロナスDRAM(SDRAM*1)の第二世代品としてパソ コン、グラフィックス関連機器用途向けに ×32ビット構成の64M ビットシンクロナスDRAM「MB811643241A」,「MB811643242A」を開発・製品化し、平成 8年12月からサンプル出荷、平成9年3月から量産を開始いたします。

近年、パソコンなどに使われるプロセッサの演算速度は高速化が進んでいます。また、メインメモリとして使われるDRAMについては、「パソコンに本格的に採用されるのは、×32ビット品」(データクエスト予測)という見方もあり、プロセッサの高速動作に対応した、データ転送速度の速いシンクロナスDRAMへの要求が高まっています。

当社では、こうした動きに対応し、パソコンのメインメモリをターゲットとした、×32ビット品を業界で初めて製品化いたしました。
本製品は、4 バンク構成をとっており、各バンクが独立して動作することによる高速処理が可能です。また、出力幅が×32ビットと広いため、データ転送速度は最大572Mバイト/秒となり、現在主力の16M ビットDRAM(EDO*2,×16) と比較した場合、約 7倍の処理スピードとなり、単体メモリとしては世界最高速です(最大動作周波数143MHz)。
現在パソコンで主力となっている×64ビット幅のバスに本製品2個で対応できます。
これにより、省スペース化と省電力化が図られ、特にノートPCや携帯電子機器に最適です。
SDRAMは、その高速性が認識され、すでに米国インテル社がSDRAM対応のチップセットを開発し、パソコンでSDRAMを使う環境が整ったことから97年には、急速にSDRAMに移行していくものと予想されます。
本製品は、今後ますます高速化が要求されるパソコン/ワークステーションのほかに、高速,多ビットの特性を生かし、将来普及が予測されるDVD、高性能グラフィック用途などへの応用が可能です。

【サンプル価格】20,000円
【出荷時期】サンプル : 平成8年12月
量産 : 平成9年3月
【販売目標】100万個/月

【本製品の主な特長】

  1. ×32ビットで、パソコンの高速メモリを実現
    本製品は、2Mワード×32ビット構成になっております。
    出力幅が広いため、現在パソコンで主力となっている×64ビット幅のバスに本製品2個で対応できます(従来は16MビットDRAM(×8)を8個使用) 。

  2. JEDEC仕様準拠
    インターフェースはJEDEC 標準のSSTL_3 *4とLVTTL *5を用意しました。パッケージはJEDEC規格に準拠した86ピンのTSOP(II)を採用し、出力の端子配列はODIC*6となります。

【用語説明】

*1)SDRAM : Synchronous(シンクロナス)DRAM
クロック同期式のDRAMで、各種コマンドによって動作モード(リードモード・ライトモード等)が決まる。コマンド格納用レジスタを内蔵しており高速動作時のタイミング設定が容易。

*2)EDO(イーディーオー): Extended Data Out
DRAMの出力機能の一種。高速ページモードで出力が確定している期間を延ばす事により、コントローラがデータを受け取る時間に余裕ができ、サイクルタイムの高速化を可能とするモード。
別名ハイパーページモード。

*3)SO-DIMM (エスオーディム):Small Outline DIMM
ノートPCで一般的に使われているメモリモジュールで、形状や端子配列はJEDEC によって制定されている。

*4)LVTTL : Low Voltage TTL
ICの入出力インターフェイス規格の一種。5V対応のTTL 規格を3.3V低電源電圧に対応させた規格。入出力のハイレベルが2.0Vと低く高速性に優れ、100MHz程度までの動作周波数に対応できると考えられている。

*5)SSTL_3 : Stub Series Terminated Logic for 3.3V
最新の高速用入出力インターフェイス規格で、高速対応しやすい1V以下の小幅インターフェース。多数個のデバイスが並列接続されることによって発生するバスライン上の波形の歪を減らすため、バスラインのインピーダンス整合が取れるよう,デバイスの出力およびバスライン端に終端抵抗をつける形の入出力インターフェイス。100MHz以上の動作周波数に対応可能。

*6)ODIC(オーデック) : Outer DQ, Inner Control pin rotation
出力端子をパッケージの上下に均等に分割し、その他にアドレスやコントロール端子を配置することで、ノイズクロストークなどの低減を図った形の出力ピン配置。ODICはJEDECスタンダード名称。

[別紙]主な仕様

プレスリリースに記載された製品の価格、仕様、サービス内容、お問い合わせ先などは、発表日現在のものです。その後予告なしに変更されることがあります。あらかじめご了承ください。ご不明な場合は、富士通お客様総合センターにお問い合わせください。