プロセス技術	0.32ミクロンCMOSプロセス 4層ポリシリコン/2層メタル
メモリセル	フィン型スタックド・キャパシタセル
チップサイズ	18.01mm×9.13mm=164.43mm2
ワード/ビット構成/インターフェイス MB811643241A MB811643242A	2Mワード×32ビット・SSTL_3 切換対応 LVTTL } 2Mワード×32ビット・LVTTL 対応
電源電圧	3.3V±0.3
端子配列	JEDEC 標準(ODIC)
特性 クロック周波数 (最大) クロック周期(CL3) クロックからの出力 LVTTL 確定時間 (最大) SSTL_3	143MHz / 125MHz / 100MHz / 84MHz 7ns 8ns 10ns 12ns 6.5ns 7.5ns 8.5ns 8.5ns 5.5ns 6.5ns 7.5ns 7.5ns
消費電力(VCC =3.6V) バーストモード動作時 パワーダウン時	250mA 230mA 200mA 180mA 2mA 2mA 2mA 2mA
パッケージ	JEDEC 準拠 86ピン TSOP(II)