世界初！ 10Gbpsの高速データをパラレル伝送可能なCMOSインターフェース回路技術を開発

株式会社富士通研究所（社長：藤崎道雄、本社：川崎市）と富士通株式会社は、毎秒10ギガビットで高速信号伝送が可能な複数チャネルを標準ロジックLSIに搭載するためのCMOSパラレルインターフェース回路技術を世界で初めて開発いたしました。

今回開発した技術を用いると、通信基幹系、サーバ、ストレージなどの装置内で、さらに大容量・超高速の情報伝送が、低消費電力で可能になり、ネットワークシステム全体の高性能化がますます加速すると期待されます。

なお、本技術の詳細は、2月10日から米国サンフランシスコで開催されたISSCC2003（国際固体素子国際会議）にて発表いたしました。

【開発の背景】

近年、ブロードバンド・インターネットの普及により、ネットワークの高速、大容量化だけでなく、通信装置やサーバ、ストレージ装置内でも大容量・高速信号の伝送を行う技術の重要性が高まっています。現在出荷されている最先端の装置では、1チャンネルあたり2.5ギガビット毎秒(Gbps)という高速伝送が使われていますが、数年以内に、この速度を6.4Gbps、10Gbpsと向上させることが求められています。

従来、このようなGbps帯の信号伝送には、化合物半導体やシリコンゲルマニウム半導体などの高速デバイスが用いられていますが、価格が高く、消費電力が大きいという問題がありました。もし、CMOSを用いた高速インターフェースが実現すれば、CMOSによる低消費電力化だけでなく、さらにはシステムLSIやASICに容易に組み込むことが可能となり、装置全体の低消費電力化とともに低コスト化が実現できます。

当社はすでに、0.11ミクロンメートル(µm)標準CMOSプロセスを用いた3.125Gbps高速インターフェース回路の開発に成功しており、同一プロセスでより高速の6.4Gbps、10Gbps等を実現する回路技術の開発が望まれていました。

【開発した技術】

今回開発したのは、0.11µm標準CMOSプロセス用に最適化した低電圧動作のCMOSインターフェース回路技術で、特別な製造プロセスを追加することなく低消費電力で高速動作に成功しました。また、複数チャネル化への拡張性の高い回路アーキテクチャを世界で初めて開発することにより、大容量データ転送を可能とするパラレルインターフェースを実現しました。

製作したインターフェース回路は、10Gbpsの入力チャネルおよび出力チャネルを各4本ずつ集積化したもので、消費電力が1024ミリワット(mW)、1チャネル当たりの消費電力は310mWという低消費電力で動作することを確認しました。また、開発したインターフェース回路は多チャネル化が容易なクロック復元回路も搭載しており、SONET OC-192 (*1)のジッタ耐性(*2)要求を満たした性能を持っていることも確認しました。

開発した技術の特長は、以下の通りです。

1.2V単一電源で高速・低消費電力を実現
1000万ゲート以上の0.11µm標準CMOSプロセスを用いた集積化が可能
複数チャネル化に適した拡張性の高いアーキテクチャを実現

この技術によって、高集積度の標準ロジックLSIに大容量の信号伝送チャネルを集積化できるようになり、高性能の通信装置やサーバ、ストレージを低コストで実現できるという効果が期待でき、2003年中に製品に適用する予定です。

【用語解説または注釈】

【商標について】

記載されている製品名などの固有名詞は、各社の商標または登録商標です。

プレスリリースに記載された製品の価格、仕様、サービス内容、お問い合わせ先などは、発表日現在のものです。その後予告なしに変更されることがあります。あらかじめご了承ください。ご不明な場合は、富士通お客様総合センターにお問い合わせください。