 |
| [ PRESS RELEASE ] |
2002-0037
平成14年14年2月13日
株式会社富士通研究所
富士通株式会社 |
|
世界初！8命令を同時実行する組み込み型
高性能メディア処理用プロセッサを開発
株式会社富士通研究所(社長：藤崎道雄、本社：川崎市)と富士通株式会社は、富士通のスーパーコンピュータに関するハードウェアとソフトウェアの技術を活用し、組み込み型マイクロプロセッサとしては世界で初めて8命令を同時に実行できる高性能メディア処理用プロセッサを開発いたしました。
動作周波数533MHzで、12.8GOPS(1秒間に約128億回)という高い処理能力を持ち、特に、画像処理等のメディア処理に威力を発揮いたします。
本プロセッサは、VLIW(Very Long Instruction Word)アーキテクチャ (*1)をベースとした富士通の組み込みプロセッサアーキテクチャFR-Vに準拠しており、 FR-Vファミリの最上位機種FR550として、2002年中に量産開始する予定です。
なお、本件は、2月3日から米国サンフランシスコで開催されているISSCC2002 (2002 IEEE International Solid-State Circuits Conference)にて発表いたしました。
［開発の背景］
プリンタや携帯情報端末、デジタルカメラ、カーナビゲーションシステムなどの電子機器の高機能化にともなって、高精細な画像データ等の大量データの高速処理が必要になっています。このような処理には、通常の組込み型プロセッサでは性能が足りないため、専用ASICを用いる方法が一般的です。しかし、ASICの開発に時間がかかるため、性能向上の要求に十分応えられないという問題がありました。
富士通は、このようなプロセッサの問題を解決するため、平成12年に高性能組み込み型プロセッサFR500を、平成13年にFR400 (*2)をそれぞれ製品化しました。
今回、より高度なデータ処理に適用すべく、従来製品をさらに性能向上させたプロセッサを開発いたしました。
［開発した内容］
今回新たに開発したプロセッサは、FR500の機能を継承しており、メディア処理を専門に実行するユニットと通常のプロセッサ機能を専門に実行するユニットの2種類のユニットを内蔵し、VLIWアーキテクチャによって同時に動作させることが可能です。これら2つのユニットそれぞれの中に同時に動かせる演算器を倍に増やしたほか、動的分岐予測機能、新しいロード/ストア方式などを搭載いたしました。
本プロセッサは、FR500と同一クロック周波数であれば、40％以上の性能向上が可能であり、さらにクロック周波数は1.5倍まで対応可能です。実際に、よく用いられるカラー静止画の圧縮伸張方式であるJPEG処理 (*3)においては、2.5倍以上の性能改善(富士通研による測定結果)を実現しております。さらに、従来の4並列VLIWであるFR500との互換性を維持しているため、FR500のプログラムを変更することなしに実行できます。
開発したプロセッサの主な特長は以下の3つです。
- 1サイクルで実行できる命令数を4命令から8命令へ倍増
同時実行可能な命令数をFR500の4命令から8命令へ倍増しました。これによってFR500の2倍にあたる汎用命令4命令と浮動小数点/メディア命令4命令の同時実行が可能となり、演算性能の大幅改善を実現しました。これを実現するための大容量多ポートレジスタファイルに関しても、ISSCC2002にて発表します。
- 動的分岐予測の採用
FR500とFR400には、分岐命令の実行方向をソフトウェアが指示するという静的分岐命令予測方式を採用していました。新プロセッサでは、分岐命令の実行方向をハードウェアが自動的に予測するという動的分岐予測方式を採用しました。これにより、分岐によるインターロックを減らすことが可能となり、処理性能が向上します。
- マルチメディア処理に適するロード/ストア方式の採用
マルチメディア処理に必要なメモリアクセス性能を強化し、搭載キャッシュ容量を倍増(32KB)しました。また、これまで1サイクルで1つしか実行できなかったストア命令を2命令実行できるようにするなどの新機能を用い、大幅にメモリアクセス性能を向上させました。
［チップの諸元］
本プロセッサは、組み込みプロセッサとして重要な低消費電力を実現するために、富士通の最先端テクノロジーである0.11ミクロンメートルCMOSを採用しています。
表 諸元
| テクノロジー | 0.11ミクロンメートルCMOS, 7層メタル |
| チップサイズ | 7.8mm x 7.8mm |
| 総トランジスタ数 | 1040万トランジスタ |
| クロック | 533MHz |
| 消費電力 | 2.5W |
| パッケージ | プラスチック BGA 352 pin |
| ピーク性能 | 12.8GOPS |
［用語解説］
- *1 VLIWアーキテクチャ
- 命令長が長く(96,128,256ビットなど)、一命令で複数の処理を同時に実行できるプロセッサのアーキテクチャのこと。
- *2 FR-Vファミリ
- VLIWアーキテクチャを採用した、アプリケーションに柔軟に対応できる富士通の最新マイクロプロセッサのこと。平成12年6月に、4並列VLIWアーキテクチャを採用した高性能モデルとして「FR500シリーズ」を、平成13年3月に、2並列VLIWアーキテクチャを採用し低価格化、低消費電力化を図った普及モデルとして「FR400シリーズ」を発売しています。
http://edevice.fujitsu.com/fj/MARCOM/07_06_2j.html
http://pr.fujitsu.com/jp/news/2001/03/21.html
- *3 JPEG(Joint Photo graphic Experts Group)
- カラー静止画の圧縮伸張方式
以 上
[クリックすると拡大表示されます]
プレスリリースに記載された製品の価格、仕様、サービス内容、お問い合わせ先などは、発表日現在のものです。その後予告なしに変更されることがあります。あらかじめご了承ください。ご不明な場合は、富士通お客様総合センターにお問い合わせください。
|
