| [ PRESS RELEASE ]（技術） |
2005-0145
2005年9月15日
株式会社富士通研究所 |
論理回路のソフトエラー予測技術を開発
〜中性子による論理LSIの誤動作を低減〜
今回開発した技術により、将来45ナノメートル世代LSIにおいて深刻化すると考えられる、論理LSIのソフトエラーを減らすことができます。なお本技術の詳細は、9月13日から神戸で開催された国際固体素子・材料コンファレンス（SSDM：International Conference on Solid State Devices and Materials)で発表しました。
【開発の背景】
LSIの高集積化および素子の微細化が進むにつれ、宇宙線に含まれる中性子などによりメモリや論理回路が誤動作するソフトエラーが顕在化してきました。特に45ナノメートル世代ではアプリケーションによっては深刻な問題になると考えられています。今後、ソフトエラーに強いLSIの設計を支援する技術が重要になります。
【課題】
従来、LSIのメモリ部分におけるソフトエラーに対しては、ソフトエラーシミュレーション技術およびエラー修正技術(注4)がほぼ確立しています。しかし、論理回路部分のソフトエラーは、微細化だけでなく動作速度も発生要因となるのに加え、回路内でのエラーの伝搬も考慮する必要があるため、メモリに比べてモデル化が難しく、シミュレーション技術は十分確立していませんでした。
【開発した技術】
今回、論理回路向けソフトエラー予測技術を開発しました。その特長は以下の通りです。
論理回路におけるエラーの伝搬をモデル化
論理回路をそれと等価なインバーター列で表現し、さらに回路中で発生したノイズパルスの伝搬と、エラーになるタイミングをモデル化することで、高速なシミュレーションを可能としました。
論理回路用ソフトエラー評価システムを構築
従来開発していたメモリ用のソフトエラーシミュレーターに、回路シミュレーターを組合せ、上記モデルに基づく論理回路用ソフトエラー評価システムを構築しました。
【効果】
今回開発した技術をLSIの設計に利用することで、将来の高信頼サーバなどに必要とされる次世代LSIにおける論理回路のソフトエラー率を予測し、エラーに強い論理回路の設計にフィードバックすることができます。
【今後】
今回開発したシミュレーターを論理回路のソフトエラー予測に適用し、45ナノメートル世代LSI以降に対して、ソフトエラーに強い論理回路の設計技術開発につなげていきます。
以上
注釈
- （注1）株式会社富士通研究所：
- 社長 村野和雄、本社 神奈川県川崎市中原区。
- （注2）中性子：
- 原子核を構成する素粒子の一つ。電荷を持たない。
- （注3）ソフトエラー：
- 地上に届く宇宙線に含まれる中性子などが、LSIチップを構成する材料の媒質中に電荷を発生させることで、LSI中のメモリや論理回路が一時的に誤動作する現象。
- （注4）エラー修正技術：
- 誤り訂正符号を用いたエラー修正技術が、メモリに対して広く適用されている。
関連リンク
プレスリリースに記載された製品の価格、仕様、サービス内容、お問い合わせ先などは、発表日現在のものです。その後予告なしに変更されることがあります。あらかじめご了承ください。ご不明な場合は、富士通お客様総合センターにお問い合わせください。
|
