MRAMの実用化に向け、新回路方式を開発

本技術に関する内容は、6月16日〜18日に京都で開催されている2005 Symposium on VLSI Circuitsで発表します。

ロジックLSIでは、キャッシュメモリなどの用途として、高速で使いやすいSRAMメモリがLSI上に混載されています。しかし、SRAMはメモリセルの素子数が多いため、メモリ容量を増やそうとするとLSI上の面積が増えてしまいます。たとえば、最先端のCPUの場合、SRAMメモリはチップの50%を超える面積を占めるようになっています。また、SRAMは情報を保持するために電源が必要なので、メモリ容量を増やすと消費電力の増大が無視できなくなります。

MRAMは、ハードディスクの読み出しヘッドに使われている磁気トンネル接合（MTJ）（注3）素子とシリコンLSIテクノロジーとを組み合わせた新しいタイプの不揮発性メモリです。MRAMの書き込み・読み出し速度はSRAM並みに速い上、メモリセルのサイズはSRAMより小さくできるので、将来のロジック混載用メモリとして有望な技術と言えます。MRAMは不揮発性メモリであるため、待機時の消費電力の問題もありません。

MRAMでは、従来、MTJ素子に記憶された情報を素子に流れる電流の値として読み出していました。読み出す電流の値は、MRAMを構成する多数のMTJ素子ひとつひとつの形状のわずかな違いの影響を直接受けてしまいます。このため、MRAMを実用化するためには、MTJ素子のばらつきを減らす必要があると考えられていました。

今回開発した技術は、1つのトランジスタと2つのMTJ素子(1T-2MTJ)を組み合わせて1つのメモリセルとするMRAMの新しい回路方式です。形状の違いが極めて小さい近接した2つのMTJ素子の抵抗の比を電圧として読み出すため、MTJ素子のばらつきの影響を受けにくくなっています。メモリセルとしては1T-2MTJ構成となりますが、トランジスタとMTJ素子の配置を工夫することで、従来の1T-1MTJ構成のMRAMメモリセルと同じセル面積が実現可能です。

今回開発した1T-2MTJをメモリセルとする新しい回路方式により、MTJ素子間の抵抗ばらつきの影響を低減することが可能となりました。このことにより、MRAM部分を大容量化しても、LSIの歩留まりが低くなるなどの影響は低減します。

また、MTJ素子に蓄積した情報の読み出しを、従来の電流を用いる方式から電圧を用いる方式に変えたことで、DRAMで実績のある小面積のメモリ読み出し回路が利用可能となりました。

MTJ素子の微細加工技術の開発など、MRAM技術の実用化に向けた研究開発を推進していきます。