世界初、シリサイドゲートを持つトランジスタのしきい値電圧を実用レベルで制御

今回開発した技術は、45ナノメートル世代のLSIのための要素技術です。あきる野方式（注4）の一環として、富士通株式会社と富士通研究所が特別チームを結成して開発しています。

本技術の詳細は、6月14日〜16日に京都で開催される2005 Symposium on VLSI Technologyで発表します。

CMOSデバイスの微細化、高性能化には、ゲート絶縁膜の薄膜化が必須です。しかし、ゲート絶縁膜であるシリコン酸窒化膜の厚さは1ナノメートルにせまり、物理的な限界に近づいています。

このような状況を打開する技術として、性能を落とさずに物理的な膜厚を確保できる高誘電率（High-k）絶縁膜の採用や、ゲート電極の材料を変えることでゲート絶縁膜の薄膜化だけに頼らずにトランジスタの性能を改善する技術の提案がなされています。

ゲート電極の材料を変える提案のひとつに、ゲート電極全体をシリサイドにする方法が提案されています。既存の半導体プロセス技術で用いている材料だけを利用するため、導入が容易であると同時に、現在のポリシリコンを用いたゲート電極よりも性能の向上が見込まれます。

しかし、単純にゲート電極全体をシリサイドにするだけでは、トランジスタが動作するしきい値電圧が現在のポリシリコンと大きく異なってしまうため、実際のLSIとして用いることができません(図1(b))。また、シリサイドに不純物を混入したり、組成を変化させたりすることでしきい値電圧を調整できることはわかっていますが、その影響を実用レベルで制御することはできませんでした。

今回開発した技術を用いて、ニッケルシリサイドのゲート電極を持つトランジスタのしきい値電圧を制御し、n型、p型それぞれのトランジスタについて、しきい値電圧を低消費電力向けにもハイパフォーマンス向けにも利用できる実用的な範囲にすることができます。(図1(d))

しきい値電圧を実用的な範囲にできたニッケルシリサイドを45ナノメートル世代のトランジスタに適用すると、ハイパフォーマンスのトランジスタ性能は約15%向上することが見積もれます。

今回開発した技術を含めた45ナノメートル世代のゲート電極技術の開発と検証を富士通株式会社と共同で進め、次世代LSI技術の要素技術の確立を推進していきます。