高速・高分解能なアナログデジタル変換器で世界最小の消費電力を達成

～画像機器・通信機器向けシステムLSIの低消費電力化に向けて～

株式会社富士通研究所(注1)は、パイプライン方式(注2)を用いた高速・高分解能(注3)なアナログデジタル変換器の低消費電力化技術を開発しました。分解能10ビット、信号変換速度は毎秒125メガサンプルのアナログデジタル変換器としては世界最小の、消費電力40ミリワットを実現しています。今回開発した技術により、画像機器や通信機器向けシステムLSIの低消費電力化が可能となります。

【開発の背景】

近年、画像機器や通信機器では、機器が取り扱う動画データの高精細化やデータ転送量の増加に伴い、アナログ信号をデジタルシステムに取り込むアナログデジタル変換器の分解能向上と変換速度の高速化が、より一層求められています。また、これらの機器に用いられるシステムLSIには、高速・高分解能な性能に加え、チップ全体としての消費電力の低減が求められています。アナログデジタル変換器は、アナログ回路の主要部分を占めているため、この低消費電力化技術の開発が重要となります。

【課題】

高速・高分解能なアナログデジタル変換器を実現する技術として、パイプライン方式と呼ばれる回路方式が知られています。パイプライン方式では、複数のアナログデジタル変換器を直列に配置し、アナログ信号を段階的にデジタル化していきます。パイプライン方式では、初段のアナログデジタル変換器に最も精度が要求されるため、従来の回路ではこの部分に高性能なアンプ（信号増幅器）を2つ用いていました。このため初段の消費電力が大きく、アナログデジタル変換回路全体のおよそ50％を占めています。

【開発した技術】

今回開発したのは、パイプライン方式を用いたアナログデジタル変換器において、初段の回路を1つのアンプだけで構成する回路技術です。従来、初段回路で必要とされた2つのアンプ、入力アナログ信号を保持するためのアンプと次段の回路のための入力信号を生成するアンプを、回路構成の工夫で1つにまとめ、初段の消費電力を減らします。

回路の作製には0.18マイクロメートルのCMOSプロセステクノロジーを用いています。電源電圧は1.8ボルトです。

【効果】

今回開発した技術により、分解能10ビット、信号変換速度毎秒125メガサンプルのアナログデジタル変換器としては世界最小となる、消費電力40ミリワットを実現しました。従来の回路に比べ、初段回路としては消費電力を約50パーセント、デジタルアナログ変換器全体としては消費電力を約25パーセント減らすことができました。

デジタル民生機器向けのシステムLSIでは、複数のアナログデジタル変換器を用いることが多いため、本技術はこれらの機器向けのシステムLSIの低消費電力化に貢献するものです。

【今後】

富士通株式会社が提供するデジタル民生機器向けのシステムLSIへの適用を進め、画像機器・通信機器向けシステムLSIの低消費電力化に貢献していきます。

注釈

（注1）株式会社富士通研究所：: 社長村野和雄、本社川崎市中原区。
（注2）パイプライン方式：: 大きな処理をより細かな処理に分割し、流れ作業的に処理することにより処理速度を向上させる方式。アナログデジタル変換器の場合、複数の小規模なアナログデジタル変換器を直列に配置し、デジタル信号の上位ビット側から順次出力する。
（注3）分解能：: アナログ信号をデジタル化する際のデジタル信号の桁数。アナログ信号をどれくらい正確にデジタル化できるかを決める。