|
||
|
|
LSIのソフトエラー発生率を高精度に予測する技術を開発
今回開発した技術は、微細化が進むLSIの誤動作を減らすことに貢献するためのものです。なお本技術の詳細は、12月13日から米国サンフランシスコで開催された国際電子素子会議(IEDM:International Electron Devices Meeting)で発表しています。 【開発の背景】ソフトエラーは、主に地上に届く二次宇宙線の中性子が、LSIチップを構成する材料の媒質中に発生させる電荷が原因(注4)で、LSI中のメモリや論理回路が一時的に誤動作する現象です。近年、LSIの高集積化および素子の微細化が進むにつれ、SRAMやロジック回路のソフトエラーが深刻な問題になりつつあります。このような状況のもと、LSIの開発段階にソフトエラー発生率を正確に予測し、ソフトエラーに対して高耐性のLSIの開発に結びつけることが必須となっています。 【課題】微細化が進むLSIのソフトエラー発生率を正確に予測するには、高精度に予測できるシミュレーション技術が必要です。富士通研究所は、90年代半ばにソフトエラー解析シミュレーターを開発し、ソフトエラー評価に活用してきましたが、素子の微細化に伴い、より高精度なシミュレーション技術が必要になっていました。 【開発した技術】次世代LSIのソフトエラー発生率を高精度に予測できる中性子ソフトエラー・シミュレーション技術を確立しました。大阪大学核物理センターとの共同研究により、新たに開発された中性子ホワイトビーム(注5)活用によりソフトエラー発生率を高精度に測定することに成功し、その測定データに基づき、シミュレーターを改良したことで実現しました。開発した技術の特長は、以下の通りです。
【効果】今回確立した高精度ソフトエラー・シミュレーション技術により、微細化に伴い中性子の影響が大きくなるLSIのソフトエラー発生率を、LSIの開発段階から予測することが可能となりました。これにより、ソフトエラー発生の少ないLSIの開発、および開発期間の短縮に貢献します。 【今後】今回開発した技術を次世代の65nm世代以降のLSIのソフトエラー予測に適用し、ソフトエラーに対して高耐性なLSIを開発していきます。また、45nm世代のLSI開発に適用し、早期開発を図っていきます。
以上 注釈
関連リンク
プレスリリースに記載された製品の価格、仕様、サービス内容、お問い合わせ先などは、発表日現在のものです。その後予告なしに変更されることがあります。あらかじめご了承ください。ご不明な場合は、富士通お客様総合センターにお問い合わせください。 |
|