| [ PRESS RELEASE ]（技術） |
2004-0178
2004年9月30日
富士通株式会社
株式会社富士通研究所
株式会社ディスコ
東芝機械株式会社 |
先端LSIの高密度実装を可能にする超精密切削平坦化技術および装置を開発
今回開発した技術および装置は、90ナノメートル・65ナノメートル世代などを含む先端LSI実装に適したもので、電子機器の更なる小型化を、実装技術の面から実現するためのものです。
本技術の詳細は、9月27日から新宿で開催された国際会議International Symposium on Semiconductor Manufacturing(ISSM2004)で発表しました。また、本年12月のセミコンジャパンで展示する予定です。なお、今回の技術開発は、独立行政法人 新エネルギー・産業技術総合開発機構(NEDO)からの助成により実施致しました。
【開発の背景】
ユビキタス社会の実現には電子機器の高性能化、小型化、低消費電力化の進展が不可欠です。この電子機器の進展を支えている技術が電子デバイスと実装技術です。
最先端の電子デバイスでは、配線の層間絶縁膜に機械的に脆弱な低誘電率絶縁材料(Low-k材料)が用いられており、同時に高密度実装のために接続ピッチが微細化しているため、実装時のバンプ接合を低ストレス（低温・低荷重）で行う必要があります。
LSIのバンプや配線などの接合面を高精度に平坦化できれば、接合に必要な負荷（温度・圧力）を最小にすることが出来、微細で低ストレスの電極接合が可能となります。
【課題】
従来、LSIの平坦化技術としては、研磨やCMP(Chemical Mechanical Polishing) (注3)などの技術が用いられています。これらの手法を用いて、バンプの平坦化が試みられています。しかし、バンプ中央に窪みが発生するディッシングなどの技術的課題や、研磨薬液の処理等の環境的課題、更にはスループットの課題があり、実用化に至っていません。
【開発した技術】
今回、単結晶ダイヤモンドバイトを用いた超精密切削加工技術を用い、ウエハ上のバンプ、配線、絶縁樹脂などを高精度に一括切削し平坦化する技術と、そのための装置を開発しました。切削平坦加工は、潤滑材を一切用いないドライ切削です。
平坦化に関するプロセス技術は、富士通および富士通研究所が担当し、切削加工ユニット部については、東芝機械が長年培ってきたポリゴンミラー加工機や非球面加工機向け鏡面切削加工技術(注4)を応用することで担当し、全体装置(図1)およびアプリケーションの開発はディスコが担当しました。
【効果】
今回開発した技術および装置により、ウエハ上のバンプや配線等の金属材料とポリイミドやレジスト等の樹脂材料を一括して平坦に加工することが可能となりました。バンプとレジストを一括加工・平坦化した場合、未切削のバンプと比較して、チップ内のバンプ高さバラツキは7分の1、表面粗さは約18分の1と、大幅に平坦性が向上しています (図2、表1)。また、金属と樹脂からなる複合材料の切削加工面には、CMPで見られたようなディッシングは見られませんでした。
今回開発した技術により、低温・低荷重でのバンプの電極接合が可能となりました。例えば金を用いたバンプでは、平坦化未処理の場合、バンプの熱圧着接合に1バンプ当り20グラムの荷重と300℃以上の温度を使用していましたが、今回開発した技術で平坦化された金バンプ同士を接合した場合、180℃の温度、1バンプ当り8グラムと従来の半分以下の荷重で、十分な信頼性を持った接合が実現できました。
また、予めバンプを接着材で覆い一括して平坦化したもの(図3)を接続することにより、電気的接続と同時に接着剤で物理的補強をすることや、LSI最上層の最も太い配線を高精度に平坦化することにも成功しました。
今回開発した技術は、チップオンチップ(注5)タイプのシステムインパッケージ (注6) （図4)や、LCDドライバ接続、LSI最上層の配線形成、金属によるMEMSの気密封止、チップの三次元多段積層接続、ウエハの積層接続など、電子デバイスの広範囲な実装技術に活用可能であり、電子機器の発展に貢献するものです。
【今後】
富士通および富士通研究所は、本技術を用いたチップオンチップタイプのシステムインパッケージの開発を、来年度中の製品化を目指して進めていきます。また、将来に向け、チップの三次元多段積層実装やウエハ積層実装を目指した研究開発を進めていきます。
また、本切削装置は来年度の販売を目指して開発を進めており、株式会社ディスコより販売の予定です。
以上
 図1 開発装置外観及び加工部 [クリックすると拡大表示されます]
 図2 切削前後のバンプ状態 [クリックすると拡大表示されます]
 図3 接着剤とバンプの一括平坦化 [クリックすると拡大表示されます]
 図4 CoC外観 [クリックすると拡大表示されます]
注釈
- （注1）株式会社富士通研究所：
- 社長 村野和雄、本社 川崎市中原区。
- （注2）バンプ：
- LSIを外部に電気的に接続するための端子部分に形成された突起状電極。
- （注3）CMP(Chemical Mechanical Polishing)：
- 薬品（chemical）と機械的研磨（mechanical）で磨く（polishing）ことから、その頭文字をとってCMPという。シリコンウエハの鏡面出しの一手法として用いられている。
- （注4）鏡面切削加工技術：
- レンズ金型や反射鏡等の表面を単結晶ダイヤモンドバイトにより切削し精密な形状や鏡面を得る加工技術で、超精密な制御と機械要素が求められる。
- （注5）チップオンチップ：
- 異種プロセスチップあるいはメモリチップを3次元に積層し、1パッケージ化したものを言います。大規模な機能を小さな実装面積で実現するために使われている。英語のChip on ChipからCoCと記すこともある。
- （注6）システムインパッケージ：
- 複数のLSIや受動部品を単一パッケージ内に搭載する方式。英語のSystem in PackageからSiPと記すこともある。
関連リンク
プレスリリースに記載された製品の価格、仕様、サービス内容、お問い合わせ先などは、発表日現在のものです。その後予告なしに変更されることがあります。あらかじめご了承ください。ご不明な場合は、富士通お客様総合センターにお問い合わせください。
|
