| 報道関係各位 |
2004年8月4日
富士通株式会社
日本ケイデンス・デザイン・システムズ社 |
富士通が最先端SoC設計環境構築に向け、
ケイデンスとグローバルなパートナー契約を締結
0.13 以降の大規模LSI開発において大幅な設計期間短縮を実現
富士通株式会社（本社：東京都港区、代表取締役社長：黒川博昭、以下「富士通」）と日本ケイデンス・デザイン・システムズ社（本社：神奈川県横浜市、社長：川島良一、以下「ケイデンス」）は本日、最先端のSoC（システム・オン・チップ）設計環境を構築することを目的にグローバルなパートナー契約を締結しました。
これからのLSI開発、特に最先端の90ナノメートル以降の微細プロセスを使用した最新SoC設計には、新しい設計手法の導入が急務です。しかし、技術革新のサイクルが早く、景気起伏の影響が激しい半導体業界において、最新の設計環境を整備するとともに、全世界の拠点に迅速に配備していくことは困難になりつつあります。
今回、富士通がケイデンスと締結したプレミア・デザイン・パートナー（Premier Design Partner、PDP）契約（注1）は、ケイデンスによる単なるEDA（注2）ツールの提供という関係を越えたソリューションの提供により、富士通のSoC設計の開発期間短縮、設計品質向上に貢献するものであり、EDA関連の契約としては画期的なパートナー契約となります。主な契約内容は次のとおりです。
- 「SoC EncounterTM」を含むケイデンス・ツール数万ライセンスが対象
- 対象となるライセンス使用可能な設計拠点は、全世界の富士通グループおよびデザイン・センター
- ケイデンスは通常のサポート以外に、本契約を有効に生かすための組織的な人的サポートを全世界の富士通グループおよびデザイン・センターに対して提供
富士通は、0.13マイクロメートル（以下）以降の大規模SoC開発において、ケイデンスとの契約に基づき、豊富なEDAツールと、新しい設計手法であるフィジカル・プロトタイピング（physical prototyping)（注3）の組み合わせを全てのデザイン・センターに配備します。この世界最高水準の設計環境により、理想的な回路設計が可能となり、手戻りを解消し、大幅な設計期間の短縮と確実な納期が実現できます。さらに、SoCにおける実装面積の縮小、低消費電力化、ノイズの低減にも絶大な効果を発揮します。
本契約は、お客様にとって極めて重要なSoCの設計期間を確定させるものであり、お客様の商品開発期間の確実性を高めることに大きく貢献するものです。
ケイデンスは今回の提携により、従来のEDAサプライヤーという立場を越えたSoC設計のテクノロジー・パートナーとして、全世界の富士通の設計拠点を集中的にサポートするための組織を自社内に設立し、富士通のSoCビジネスを支援していきます。
富士通とケイデンスは、戦略的ビジネス・パートナーとして設計技術とプロセス技術を融合した設計手法の共同開発や、アメリカや中国などにおけるグローバルなビジネスの協業体制を進めていく予定です。
【各社コメント】
- 藤井滋（富士通株式会社 経営執行役 LSI事業本部長）：
「最新テクノロジーでは、LSIに要求される機能が複雑化、大規模化し、設計開発が困難になる一方、開発期間の短縮が強く求められています。当社は、これらの課題を克服するため、お客様やベンダーと戦略的パートナーシップを構築する新しいビジネスモデル『New IDM』を展開しています。今回の契約はその一環として位置付けており、世界最高水準の設計環境を整えることで、お客様の製品競争力の向上を支援していきます」
- 河内一往（富士通株式会社 LSI事業本部 デザインプラットフォーム統括部長）：
「今回の契約により、全世界の富士通グループおよびデザイン・センターに、潤沢なEDAツールとそれをフル活用した新たな設計手法を合わせて配備できることになりました。0.13以降の大規模SoC開発において最大の障害となる手戻りを解消し、設計納期の確度を飛躍的に向上させることが可能になります。この契約が締結できた今、ツール本数に縛られた今までの設計環境は、一気に過去のものになると確信しています」
- 川島良一（日本ケイデンス・デザイン・システムズ社 社長）：
「ケイデンスは今回の提携により、従来のEDAベンダーという立場を越え、上流から下流までの設計、インプリメンテーション、検証、半導体製造を網羅した、より完全なソリューションを提供しうる富士通のプレミア・デザイン・パートナーとして、SoCビジネスを支援していくこととなります。全世界の富士通の設計現場に、最先端の設計環境をいち早く構築するため、ケイデンスのテクノロジ、サポートを迅速にご提供させていただきます。我々は、とりわけ日本での役割を重要と考え、全世界の富士通の設計拠点を集中的にサポートする組織を社内に設立したほか、様々な設計フェーズにおいて富士通を支援していきます」
以上
- （注1）プレミア・デザイン・パートナー（PDP）契約について：
- プレミア・デザイン・パートナー契約は設計ツールの提供にとどまらず、ビジネス・ソリューションの提案を含む真のパートナーシップ構築を図るものです。当契約はトータル・コストの削減、設計リスクの軽減、そしてデザイン・チェーン（設計の水平分業化）の最適化によって、ビジネス・サクセスに直接貢献しうるビジネスモデルの構築も含んでいます。
- （注2）EDA（Electronic Design Automation）：
- 各種エレクトロニクスシステムやそれらを構成する半導体、プリント基板の設計を自動化する技術です。
- （注3）フィジカル・プロトタイピング（physical prototyping）：
- LSI設計における配置・配線のレイアウト前に、問題の発見・対策を行う設計手法です。
大規模ゲートのレイアウト処理において、従来手法では数ヶ月以上繰り返されるおそれのある手戻りをほぼゼロに解消でき、設計手番の短縮、設計期間の見積もり確度向上、消費電力・チップサイズに関する最適条件の早期決定が可能となります。
なお、「SoC EncounterTM」はフィジカル・プロトタイピングを支援します。
関連リンク
プレスリリースに記載された製品の価格、仕様、サービス内容、お問い合わせ先などは、発表日現在のものです。その後予告なしに変更されることがあります。あらかじめご了承ください。ご不明な場合は、富士通お客様総合センターにお問い合わせください。
|
http://www.cadence.co.jp/
