| [ PRESS RELEASE ]（技術） |
2004-0102
2004年6月9日
株式会社富士通研究所
富士通株式会社 |
世界初、0.11マイクロメートルCMOS技術で5GHz帯低雑音アンプを実現
〜デジタル回路とのワンチップ化、低消費電力化に目処〜
今回開発した技術は、ユビキタス時代に向けたワイヤレスモバイル機器の小型化、低消費電力化に、デバイス技術として貢献するためのものです。
本技術の詳細は、6月6日から米国テキサスで開催されているマイクロ波の国際会議(2004 IEEE Radio Frequency Integrated Circuits (RFIC) Symposium)で発表しています。
【開発の背景】
近年のワイヤレスシステム、特に無線LANシステムでは、モバイルユーザ向けの用途が急速に高まっており、低消費電力化と低コスト化に対する要求が一段と高まっています。ワイヤレスモバイル機器に用いられるアナログ回路についても、低消費電力化にむけた低電圧動作でも高い性能を実現できることに加え、低コスト化に向けてデジタル回路とのワンチップ化が可能であることが求められています。
【開発した内容】
今回、世界で初めて0.11マイクロメートル世代のCMOSプロセス技術を用いて5GHz帯の低雑音アンプを開発しました。インピーダンス整合回路(注4)に用いるスパイラルインダクタ(注5)を含め、デジタル回路と同じデザインルールで設計、試作しています。(図1)。高周波回路用の特殊なCMOSプロセスは適用せず、既存のCMOSプロセス技術とデザインルールを用いることで、デジタル回路とのワンチップ化が可能となります。なお、高周波特性を劣化させる抵抗や容量などの寄生素子(注6)は、レイアウトの工夫により低減させています。
開発した低雑音アンプは、利得、増幅器の歪特性など、既存の低雑音アンプの主要な性能を維持しつつ、低消費電力化に向けた1.2ボルトの低電圧動作において、カスケード型CMOS低雑音アンプとしては世界最小の雑音指数1.6デシベルを実現しました。雑音指数は、動作電圧を0.7ボルトまで下げても劣化しないことも確認でき、これにより、ワイヤレスモバイル機器をバッテリ動作させたとき、電源電圧の変動による受信感度の低下がなく、機器の長時間にわたる安定的な使用が可能となります。
-
| 動作電圧 | 1.2ボルト |
|---|
| 動作周波数 | 5.3GHz |
|---|
| 雑音指数 | 1.6デシベル |
|---|
| 歪特性（IIP3）(注7) | 0.2ミリワット |
|---|
| 消費電力 | 12.5 ミリワット |
|---|
表1 開発した低雑音アンプの特性値
|
【今後】
本技術を適用した無線システム向けフロントエンド回路の試作を進め（2005年度中）、長時間バッテリ駆動を目指すワイヤレスモバイル機器の差別化に貢献していきます。同時に、無線システム用LSIの高機能化・低コスト化に向け、アナログ回路とデジタル回路とのワンチップ化の研究開発を進めていく予定です。
-
 図1 低雑音アンプのチップ写真
以上
用語説明
- （注1）株式会社富士通研究所：
- 社長 藤崎道雄、本社 川崎市
- （注2）カスケード型：
- トランジスタを二つ重ねる回路方式。
- （注3）雑音指数：
- Noise Figure（NF）とも言い、増幅器の使用可能な最低入力レベルを決める値。この値が小さい増幅器を前段に用いることで受信感度が良い受信機を構成することができる。
- （注4）インピーダンス整合回路：
- 信号源から最大の電力を取り出すことを目的とした回路。一般的にコイル或いはコンデンサで構成される。
- （注5）スパイラルインダクタ：
- 渦巻状の配線パターンで構成した高周波用素子。インピーダンス整合回路のコイルとして使用。従来は、高周波信号の減衰を防ぐために導電部の厚みを増すなど、高周波独自のプロセス技術を用いていた。
- （注6）寄生素子：
- レイアウトにより発生する、本来の回路構成には含まれていない抵抗、容量、インダクタに相当する成分。
- （注7）歪特性（IIP3）：
- 3rd Input Intercept Point（3次入力インターセプトポイント）。増幅器の非線形性を示す指標で、この値が大きいほど線形性が良い増幅器といえる。
関連リンク
プレスリリースに記載された製品の価格、仕様、サービス内容、お問い合わせ先などは、発表日現在のものです。その後予告なしに変更されることがあります。あらかじめご了承ください。ご不明な場合は、富士通お客様総合センターにお問い合わせください。
|
