| [ PRESS RELEASE ] |
2003-0119
2003年6月25日
株式会社富士通研究所
富士通株式会社 |
世界初、Cu/NCSによる4層配線の信頼性実証
Low-k多層配線の材料・プロセス技術を確立
 |
|
|
株式会社富士通研究所(*1)（以下、富士通研究所）と富士通株式会社（以下、富士通）は、比誘電率2.25のポーラスシリカ系Low-k材料、ナノクラスタリングシリカ(以下、NCS: Nano Clustering Silica)を用い、65nm世代LSI用の銅(Cu)多層配線形成プロセス技術の開発に成功しました。世界で初めてCu/NCSによる4層配線を示し、開発した材料・プロセス技術が耐久信頼性と実装信頼性に優れていることを実証しました。
|
|
|
|
|
今回開発した技術は、微細化が進むLSI多層配線間の容量を減少させ、LSI内での信号伝搬速度の低下を防ぐために不可欠なものであり、65nm世代のLSIを高速化させるためのキーテクノロジーです。
技術の詳細については、6月2日に米国サンフランシスコ市で開催されたIITC2003国際会議(International Interconnect Technology Conference)で発表しました。
|
Cu/NCSによる4層配線 |
【開発の背景】
LSIの微細化は、素子間の配線距離を減少させるため、LSIの高速化に必須の技術です。しかし、一方で、微細化による配線間隔の減少が、配線間に大きな容量を発生させ、信号の伝播速度を低下させてしまうため、LSIの動作速度を遅くしてしまいます。この問題を解決するため、比誘電率の低い(Low-k)絶縁材料の開発、ならびにそれを用いた多層配線の開発が世界中で進められています。
次世代の65 nm世代のLSIには、比誘電率が2.5以下のLow-k材料が求められています。しかしこの要求を満たす既存の材料は存在しないため、新しい材料の開発が必要になっています。Low-k化を実現する手法として有望なものに、絶縁膜内に空隙（ポア）を形成したポーラス材料があります。これは、比誘電率が2.5以上の材料中に比誘電率が1の空隙を形成することにより、2.5以下の比誘電率を実現するものです。
【課題】
ポーラスLow-k材料は、低い比誘電率を実現する極めて有望な材料ですが、膜内部に空隙を持つため、「膜の機械的強度が弱い」「加工工程中に空隙に外部から薬液等が進入し、誘電率の上昇や、膜質の変化がおこる」等の問題があり、実用化が困難でした。
【開発した技術】
富士通研究所と富士通は、比誘電率2.25のポーラスシリカ系Low-k材料、Nano Clustering Silica (NCS) を用いたCu多層配線形成プロセス技術を確立しました。NCSは、触媒化成工業株式会社(*2)と共同で開発を進めたもので、3nm以下の微小な空隙（ポア）が均一に分布したシリカ系絶縁膜です(図1)。
開発したNCSには以下の特長があります。
- 低い誘電率：比誘電率2.25
- 高い機械的強度：従来材料の2倍以上の10ギガパスカル(GPa)の弾性率
- 高い絶縁性：0.2メガボルト（MV）印加時のリーク電流が1E-10A/cm2以下
- 優れた加工性・安定性：高い薬液耐性、保存安定性
図1 NCSの断面TEM(透過型電子顕微鏡)写真
ポアの平均サイズ 2.5 ナノメートル
富士通と富士通研究所は、NCSの加工プロセス技術の開発を進め、図2に示すように本NCSを用いたCu多層配線の試作に成功しました。
今回試作に成功したCu/NCS配線は、以下のような優れた特性を示します。
- 100ナノメートル（nm）以下の超微細な配線間隔でも、実用に耐えられる絶縁性
- 1000時間の加熱試験にも耐えられる耐久信頼性
- ダイシング、ワイヤボンディングなどの通常の実装工程でも、配線や膜に障害は発生しない強度
図2 Cu/NCS多層配線
富士通研究所と富士通は、本技術を次世代LSI高速化の有力な手法として、製品適用していく予定です。
-
- (*1)株式会社富士通研究所
- 社長：藤崎道雄、本社：川崎市
- (*2)触媒化成工業株式会社
- 社長：福田開作、本社：川崎市
以上
関連リンク
プレスリリースに記載された製品の価格、仕様、サービス内容、お問い合わせ先などは、発表日現在のものです。その後予告なしに変更されることがあります。あらかじめご了承ください。ご不明な場合は、富士通お客様総合センターにお問い合わせください。
|
