FUJITSU
Worldwide|サイトマップ
THE POSSIBILITIES ARE INFINITE
Japan
元のページへ戻る本件に関するお問い合わせ先
[ PRESS RELEASE ](技術)
2003-0076
2003年4月18日
株式会社富士通研究所

微細CMOSトランジスタの不純物横方向分布を走査型トンネル顕微鏡で直接観測

株式会社富士通研究所(*1)は、走査型トンネル顕微鏡を用い(*2)、ゲート長40ナノメートル(nm)の微細CMOSトランジスタ(*3)の不純物横方向分布を直接観測することに成功しました。

今回開発した計測技術は、ゲート長が40 nm以下となる次世代の超微細CMOSトランジスタの開発を促進するための技術です。微細CMOSトランジスタを直接ナノメートルレベルの分解能で観察することにより、トランジスタ作製の初期段階で性能を予測することが可能となり、開発・製造のスピードアップとコスト低減が期待できます。

【開発の背景】

CMOSトランジスタは、高性能化のため微細化が進み、ゲート長は近い将来40nm以下になることが予想されています。

一方、微細化したCMOSトランジスタでは、ゲート長が短くなることで生じる短チャネル効果(*4)を抑えるために、トランジスタ内の不純物の横方向分布を急峻にする必要があります。また、設計した不純物の分布がトランジスタの製造プロセスを通じて正確に製造できているかを計測することが非常に重要となります。

【課題】

従来は、トランジスタ内の不純物の横方向分布を評価するために、トランジスタの製造後に動作させて判定する方法や、深さ方向の不純物分布から推定する方法などが取られてきました。しかし、トランジスタを動作させておこなう判定では、トランジスタを最後まで作製する必要があるため、評価に2〜3ヶ月程度の時間がかかるという問題がありました。また深さ方向の分布からの推定では、実際に知りたい横方向の不純物の分布が直接得られないという問題がありました。このことから、製造プロセスの途中で、不純物の横方向の分布を直接観察できる計測方法の開発が強く望まれていました。

【開発した技術】

今回開発したのは、ゲート長40nmのトランジスタの、ゲート直下の領域からソース・ドレイン領域にかけての不純物濃度分布を、走査型トンネル顕微鏡を用いて、ナノメートルレベルの分解能で2次元的に計測する技術です。

ゲート電極やゲート絶縁膜などを鮮明に視覚化する条件で測定した結果と、ソース・ドレイン領域など不純物分布を鮮明に視覚化する条件で測定した結果とを組み合わせることで、ゲート直下で横方向に10nm程度広がったソース・ドレイン領域を明瞭に視覚化することに成功しました(図1)。

また、製造プロセスの異なるトランジスタに対して、不純物濃度の横方向の変化をゲート直下で直接計測することで(図2)、製造プロセスと不純物の横方向への急峻性との関係が定量的に評価できるようになりました。

実際にトランジスタを作製し、その電気的特性を評価したところ、不純物濃度の横方向の変化が急峻になる製造プロセスでは短チャネル効果が抑えられており、微細トランジスタの製造に適していることがわかりました。今回開発した計測技術で得られた高精度の不純物分布とシミュレーション技術を組み合わせることで、製造プロセスの最適化が従来の半分程度に短縮できると考えています。

今後は、計測技術としての一層の性能の向上と、実際の製造プロセスへの適用を進め、次世代の超微細CMOSトランジスタの開発・製造のスピードアップとコスト低減を加速してまいります。

図1図2
図1
STMによるゲート長40nmのMOSトランジスタ中の不純物濃度分布計測結果。ゲート直下への不純物の横方向広がり(約10nm)を濃淡として明瞭に視覚化できています。
図2
製造プロセスの違いによる不純物分布の差をSTMで計測した結果。試料Bは試料Aに比べて横方向広がりが約10nm小さいことが分かります。これは、電気的に評価したトランジスタ特性の差(しきい値電圧の低下量の差)と一致します。このことからSTMでトランジスタ特性の違いを予測することができます。

【用語説明】

*1)株式会社富士通研究所
社長:藤崎道雄、本社:川崎市
*2)走査型トンネル顕微鏡(STM: Scanning Tunneling Microscope)
曲率半径5nm以下の微細な針(探針)を試料に対して1nm程度に近づけることにより試料と探針との間にトンネル電流が流れます。このトンネル電流の流れ方が試料の導電型とキャリア濃度に強く依存するので、不純物の濃度を知ることができます。
*3)CMOSトランジスタ
Complementary-Metal-Oxide-Semiconductorの略です。ソース電極およびドレイン電極と呼ばれる領域の間を流れる電流を第3のゲート電極で制御するスイッチ素子です。半導体集積回路を構成する最も基本的な素子で、CMOSトランジスタの寸法を縮小していくことが集積回路の機能、動作速度の増大やコストの低減に重要です。
*4)短チャネル効果
CMOSトランジスタのゲート電極の寸法を縮小していくと、ソース・ドレイン間を流れる電流をゲート電極で制御しにくくなりスイッチ素子としての性能が劣化します。この現象を短チャネル効果と呼び、トランジスタのしきい値電圧の低下をもたらします。

以 上

元のページへ戻る ページの先頭へ

関連リンク

プレスリリースに記載された製品の価格、仕様、サービス内容、お問い合わせ先などは、発表日現在のものです。その後予告なしに変更されることがあります。あらかじめご了承ください。ご不明な場合は、富士通お客様総合センターにお問い合わせください。


All Right Reserved, Copyright (C) FUJITSU