|
||
|
|
微細CMOSトランジスタの不純物横方向分布を走査型トンネル顕微鏡で直接観測今回開発した計測技術は、ゲート長が40 nm以下となる次世代の超微細CMOSトランジスタの開発を促進するための技術です。微細CMOSトランジスタを直接ナノメートルレベルの分解能で観察することにより、トランジスタ作製の初期段階で性能を予測することが可能となり、開発・製造のスピードアップとコスト低減が期待できます。 【開発の背景】CMOSトランジスタは、高性能化のため微細化が進み、ゲート長は近い将来40nm以下になることが予想されています。 一方、微細化したCMOSトランジスタでは、ゲート長が短くなることで生じる短チャネル効果(*4)を抑えるために、トランジスタ内の不純物の横方向分布を急峻にする必要があります。また、設計した不純物の分布がトランジスタの製造プロセスを通じて正確に製造できているかを計測することが非常に重要となります。 【課題】従来は、トランジスタ内の不純物の横方向分布を評価するために、トランジスタの製造後に動作させて判定する方法や、深さ方向の不純物分布から推定する方法などが取られてきました。しかし、トランジスタを動作させておこなう判定では、トランジスタを最後まで作製する必要があるため、評価に2〜3ヶ月程度の時間がかかるという問題がありました。また深さ方向の分布からの推定では、実際に知りたい横方向の不純物の分布が直接得られないという問題がありました。このことから、製造プロセスの途中で、不純物の横方向の分布を直接観察できる計測方法の開発が強く望まれていました。 【開発した技術】今回開発したのは、ゲート長40nmのトランジスタの、ゲート直下の領域からソース・ドレイン領域にかけての不純物濃度分布を、走査型トンネル顕微鏡を用いて、ナノメートルレベルの分解能で2次元的に計測する技術です。 ゲート電極やゲート絶縁膜などを鮮明に視覚化する条件で測定した結果と、ソース・ドレイン領域など不純物分布を鮮明に視覚化する条件で測定した結果とを組み合わせることで、ゲート直下で横方向に10nm程度広がったソース・ドレイン領域を明瞭に視覚化することに成功しました(図1)。 また、製造プロセスの異なるトランジスタに対して、不純物濃度の横方向の変化をゲート直下で直接計測することで(図2)、製造プロセスと不純物の横方向への急峻性との関係が定量的に評価できるようになりました。 実際にトランジスタを作製し、その電気的特性を評価したところ、不純物濃度の横方向の変化が急峻になる製造プロセスでは短チャネル効果が抑えられており、微細トランジスタの製造に適していることがわかりました。今回開発した計測技術で得られた高精度の不純物分布とシミュレーション技術を組み合わせることで、製造プロセスの最適化が従来の半分程度に短縮できると考えています。 今後は、計測技術としての一層の性能の向上と、実際の製造プロセスへの適用を進め、次世代の超微細CMOSトランジスタの開発・製造のスピードアップとコスト低減を加速してまいります。 【用語説明】
以 上 関連リンク
プレスリリースに記載された製品の価格、仕様、サービス内容、お問い合わせ先などは、発表日現在のものです。その後予告なしに変更されることがあります。あらかじめご了承ください。ご不明な場合は、富士通お客様総合センターにお問い合わせください。 |
|