[ PRESS RELEASE ]	2002-0167 平成14年7月4日 株式会社富士通研究所

【開発の背景】

シリコンデバイスの高性能化、高速化を図るためには、トランジスタに流せる電流(オン電流)を増大させる必要があります。オン電流を増大させるには、ゲート長を短くする方法とキャリア(電子や正孔)速度を増大させる方法の二つがあります。 ゲート長を短くする方法では、現在、15ナノメートルレベルのゲート長技術が話題となっています。しかし、ゲート長を短くするためにトランジスタを微細化すると、ショートチャネル効果(*3)が生じ、ソース・ドレイン領域をより浅く、より高濃度化する必要があります。

キャリア速度を増大させる方法では、チャネル材料として移動度の大きな結晶、たとえば、ひずみシリコン層やひずみSiGe層を導入するなどの方法が提案されています。

これら二つの方法の利点をうまく活かせれば、微細化と高速化が可能なトランジスタが実現できると考えられます。

【開発した技術】

今回開発したのは、ゲート長50ナノメートル以下の微細化が可能で、キャリア(正孔)の高速化が図れるpチャネルMOSトランジスタ技術です。ソース・ドレイン領域をより浅く、より高濃度化するために、ショットキーソース・ドレインを採用し、またキャリア(正孔)が高速に流れるようチャネル部にひずみSiGe層を採用しています。

開発したトランジスタの特長は次の通りです。

1. 超高速pチャネル素子構造
   キャリア速度を増大させるための超高速pチャネル素子構造として、厚さ10ナノメートルのSiGeチャネル層と厚さ10ナノメートルのシリコンキャップ層を導入し、これらの界面で正孔が超高速に移動できる構造としています(図1)。
   
   
2. 極浅接合・低抵抗ショットキーソース・ドレイン
   ソース・ドレインの接合深さを約25ナノメートルと極力浅くし、より高濃度化するために、従来のイオン注入などによる接合型のソース・ドレインに変えて、ショットキーメタル型のソース・ドレイン構造を採用しました。
   

この新型構造のpチャネル素子を試作し(図2)、この種のトランジスタとしては、世界最高レベルのゲート長50ナノメートルの微細化を実現しました。また電気的特性は、相互コンダクタンス(gm)〜285 μS/μm 、駆動電流(Id)〜339 μA/μmという良好なpチャネル特性(図3)を達成し、微細化に伴うショートチャネル効果などの問題を解決できる見通しを得ました。さらにゲルマニウムの組成を30% から35% に増加させることで、gmとIdを各々18% 、23% と増加させることができ、ひずみSiGeチャネルの効果を実証いたしました。

【今後の展開】

今後はさらなる微細化を進めていくと同時に、ショットキーソース・ドレイン型のnチャネルMOSトランジスタの開発も行い、超高速CMOS回路の実現をめざす予定です。

【用語解説】

*1 ショットキーソース・ドレイン

1968年にM.P.LepselterとS.M.Szeらによって提案されたMOSトランジスタ構造の一種です。ソース・ドレイン領域にシリサイドなどの金属を用いるトランジスタ構造で、金属ソースとチャネル間に形成されるショットキーバリアをゲート電圧で制御し、金属ソースから注入するキャリア数を変化させることにより動作します。ソース・ドレイン領域の低抵抗化が図れるとともに、プロセスが容易であるため、微細化に有利な構造とされています。

*2 ひずみシリコンゲルマニウムチャネル

シリコンより格子定数の大きいゲルマニウムを含むシリコンゲルマニウム薄膜をシリコン基板上に成長させると、シリコンゲルマニウムの結晶がシリコンの格子定数に合うように応力を受けて成長します。この応力を受けたシリコンゲルマニウムをひずみシリコンゲルマニウムと呼び、この応力の効果により、シリコンゲルマニウム層のキャリア(正孔)移動度が増加します。この結晶形態をキャリアが走行するpチャネル層として導入したものを、ひずみSiGeチャネルと呼びます。

*3 ショ−トチャネル効果

ゲート長が短くなるにつれて出現する素子サイズ効果のことです。ゲート電圧がしきい値電圧以下であってもソース・ドレイン間に電流が流れやすくなる現象を言います。この効果が起こると、トランジスタの出力抵抗の増大、しきい値電圧の変動、もれ電流の増加、ソース・ドレイン間耐圧の低下など、トランジスタ性能の劣化を招きます。

以 上

プレスリリースに記載された製品の価格、仕様、サービス内容、お問い合わせ先などは、発表日現在のものです。その後予告なしに変更されることがあります。あらかじめご了承ください。ご不明な場合は、富士通お客様総合センターにお問い合わせください。