[ PRESS RELEASE ]	2002-0164 平成14年7月1日 株式会社富士通研究所

【開発の背景】

シリコンデバイスの微細化とともに、シリコン酸化膜(SiO₂)を用いたゲート絶縁膜(*2)が数ナノメートル以下まで薄くなると、量子力学効果によるトンネリング電流(*3)や、不純物の拡散、突き抜けなどによる信頼性の低下を招くようになります。これらの問題を解決するため、高誘電率ゲート絶縁膜の開発が盛んに行われています。 しかし、現在一般に用いられている高誘電率材料を用いてトランジスタを作製すると、基板とゲート絶縁膜の界面を走行するキャリア(電子やホール)の移動度が低下し、トランジスタの動作速度を大きくできません。この特性劣化は、基板とゲート絶縁膜の界面に存在する欠陥に起因して発生する界面準位と、高誘電率ゲート絶縁膜中に残留する電荷によって引き起こされます。すなわち、基板のシリコン結晶とゲート絶縁膜とでは原子の配位数や配置が異なるため、その界面において、原子間の結合が不完全となり、界面準位が生じ、これが高速動作を妨げる原因となっていました。

【開発した技術】

今回、ゲート絶縁膜中の酸素と基板のシリコンとの中間の価電子数(*4)をもつ窒素を、ゲート絶縁膜中に取り込むことで、原子間結合の不完全性を補償し、界面準位密度を4x10¹⁰cm^-2eV^-1と従来の約半分の実用レベルにまで低減できる気相成長技術を開発いたしました。

今回開発した製造プロセスは以下の通りです。

1. 1000℃以上の高温プロセスを用いるシリコンプロセスとの整合性がよく、熱安定性に優れる高誘電率材料であるアルミナ(Al₂O₃)を用い、有機金属化学気相成長法(MOCVD)(*5)で、ゲート絶縁膜を作製します。
2. このとき、窒素を含む原料を導入して、アルミナ膜中に窒素を0.5%取り込みます。

*1:界面準位密度

基板のシリコン結晶とゲート絶縁膜の界面においては、原子間の結合が不完全なため、欠陥が形成されます。この欠陥が基板と電子やホールをやりとりして、電荷を持つと、基板を走行するキャリアの速度を遅らせることとなります。この電荷を持つ欠陥の密度を界面準位密度と呼びます。

*2:ゲート絶縁膜

MOS(Metal-Oxide-Semiconductor) トランジスタでゲート電極をシリコン基板から電気的に絶縁している膜。

*3: トンネリング

絶縁膜が非常に薄くなると、量子効果によって電子があたかもトンネルを抜けるよう に絶縁膜を突き抜けます。この現象をトンネリングと言います。

*4:中間の価電子数

周期律表において、酸素は16族でシリコンは14族であるため、その中間の15族の窒素を用いることにより、酸素・シリコン間の結合不完全性を補償することを狙いました。

*5:有機金属化学気相成長法(MOCVD)

MOCVD(Metalorganic Chemical Vapor Deposition)法は、原料ガスとして、有機金属を用いる成膜法です。半導体薄膜、絶縁膜、金属膜等の成膜法として、用いられています。

*6:相互コンダクタンス

トランジスタの特性を表す指標。ゲート電極に加えた電圧変化に対して、ト゛レイン電極に流れ込む電流の変化の度合いに対応し、その値が大きいほど、特性が良くなります。

以 上

図1 窒素添加Al2O3膜では、界面準位密度が半減する。	図2 窒素添加Al2O3膜の相互コンダクタンスが20%増加する。
(図をクリックすると拡大表示されます。)

プレスリリースに記載された製品の価格、仕様、サービス内容、お問い合わせ先などは、発表日現在のものです。その後予告なしに変更されることがあります。あらかじめご了承ください。ご不明な場合は、富士通お客様総合センターにお問い合わせください。