|
|
|
|
||
|
|
|
|
ギガヘルツ帯域に対応するシリコンインターポーザ基板を開発株式会社富士通研究所(社長：藤崎 道雄、本社：川崎市)と富士通株式会社は、ギガヘルツオーダの高速動作が要求される次世代高密度SiP(システムインパッケージ )(*1)用に、シリコン基板上に薄膜多層配線(*2)や薄膜キャパシタ(*3)を形成可能なシリコンインターポーザ基板を世界で初めて開発いたしました。
今回開発したインターポーザ基板を用いると、複雑で大規模なチップ間配線が必要な高機能・高集積SiPに対応できるほか、大容量の薄膜キャパシタを内蔵できるため、デバイスの高速化に不可欠なギガヘルツ帯域の高周波ノイズをカットできます。
【開発の背景】 携帯電話や携帯情報端末、高性能サーバなどの電子機器の普及にともない、それらに使われているシステムLSIには、さらなる高機能化、高速化が要求されています。しかし、1個のLSIでこの高機能化、高速化を実現しようとすると大規模なチップ開発が必要になり、開発期間が長くなったり、コストが高くなったりなどの問題が起こります。 これを解決するため、複数のLSIや受動部品をシリコン基板上に配置し、それらを一つのパッケージにしたSiPが提案され、各社で採用が始まっています。
しかし、チップ間をワイヤボンディングで接続する現状のSiPでは、
【開発した内容】 今回開発したのは、シリコン基板に貫通ビア(*4)、銅−ポリイミド薄膜多層配線、大容量薄膜キャパシタを集積したインターポーザ基板(図1)です。このインターポーザ基板に複数のLSIをフリップチップ実装すれば、従来のSiPでは難しかったギガヘルツ以上の高速動作が可能な大規模SiPを実現することが可能になります(図2)。
今回試作したシリコン基板は、銅を充填した直径50ミクロンメートルの貫通ビアを220ミクロンメートルピッチでマトリックス状に配置しています(図3)。これを実現するため、 LSIの銅配線プロセスで通常用いているような高価なCMP(ケミカルメカニカルポリッシュ)プロセスを用いない、新しいプロセスを開発いたしました。
薄膜多層配線の絶縁材料には当社と化学メーカで共同開発した低熱膨張率(11ppm/℃)感光性ポリイミド材料を使用し、シリコンインターポーザの反りを低減しています。
また、薄膜キャパシタには、2001年3月に発表した1.6マイクロファラッド/平方センチメートル(μF/cm2)という大容量のチタン酸バリウム・ストロンチウム((Ba,Sr)TiO3)系誘電体材料を用いており、欠陥密度を低減できるようプロセスの改善を行い、インターポーザ基板上の全面(ビアの部分は除く)にキャパシタを形成することを可能としました。 今後は量産技術を確立し、次世代の高密度で高速なSiPの実現を目指します。
以 上
[クリックすると拡大表示されます] プレスリリースに記載された製品の価格、仕様、サービス内容、お問い合わせ先などは、発表日現在のものです。その後予告なしに変更されることがあります。あらかじめご了承ください。ご不明な場合は、富士通お客様総合センターにお問い合わせください。
|
|
|||||||||||||||||||||||
|
|
 |
