 |
| [ PRESS RELEASE ] |
2002-0035
平成14年2月8日
株式会社富士通研究所
富士通株式会社
|
|
9ミリワットで動作するMPEG-4映像圧縮伸長回路を開発
株式会社富士通研究所(社長 : 藤崎道雄、本社 : 川崎市)と富士通株式会社は、わずか9ミリワットで動作可能な低電力MPEG-4映像圧縮伸長回路を開発いたしました。
今回開発した回路をシステムLSIに組み込めば、MPEG-4を利用する携帯電話、PDA、デジタルカメラなどのモバイル機器や地上波デジタル放送受信機などで、MPEG-4映像の圧縮伸長処理を低電力で行うことが可能になります。
富士通では、本圧縮伸長回路を搭載したモバイル端末向けマルチメディアLSIを開発し、2002年内をめどに製品化する予定です。
なお、本件は、2月3日から米国サンフランシスコで開催されているISSCC2002(2002 IEEE International Solid-State Circuits Conference)にて発表いたしました。
【開発の背景】
デジタル機器の普及やデジタル放送の開始にともない、映像通信や放送において、映像データの圧縮フォーマットであるマルチメディア符号化規格MPEG-4 (*)ビジュアル部の利用が増えています。MPEG-4は圧縮率が高いため比較的低速な回線でも送受信でき、しかも送受信エラーに強いという長所があるため、モバイル環境に適した映像圧縮フォーマットとして期待されています。 しかし従来のMPEG-4映像圧縮伸長LSIは、第三世代携帯電話での利用を目的としていたため、デジタルカメラなどの高画質の圧縮処理には不向きでした。
そこで、さまざまなモバイル機器に適応できる低電力MPEG-4映像圧縮伸長回路技術が強く望まれていました。
【開発した技術】
今回開発したMPEG-4圧縮伸長回路は、デジタル映像を圧縮してMPEG-4符号化ストリームを生成する処理、および、圧縮したMPEG-4符号化ストリームを伸長してデジタル映像を復元する処理を行う回路です。 図1に、本回路を搭載した試作LSIのチップ写真と主要諸元を示します。 試作したLSIで評価した結果、圧縮伸長回路では、携帯TV電話に必要なQCIFサイズ(176x144画素)を15 フレーム/秒で圧縮、伸長同時処理した場合に、9ミリワットという世界最小電力を達成しました。また、圧縮、伸長の各処理は、CIFサイズ(352x288画素)、30フレーム/秒、2Mビット/秒まで対応し、高画質な映像ストリームを生成、再生することが可能です( 図2)。
開発したMPEG-4圧縮伸長回路の特長は、以下の通りです。
- 高速動き検出回路
シーン内の動物体を追跡する高速動き検出回路を新規に開発しました。これにより、圧縮処理においても、最も処理負荷の重い動き検出処理を従来の固定的探索手法に比べ、20分の1以下に削減し、高性能化、低電力化を実現しました。
- 自律クロック供給制御
画像サイズやフレームレートから、動作に必要な最低限の回路ブロックを内部で動的に判断し、必要なクロックをのみ供給することで、電力消費を最適化しました。
- 【用語解説または注釈】
-
- * : MPEG-4
- システム部、ビジュアル部、音声部などから構成されるマルチメディア符号化標準であり、ビジュアル部は、低レートから約40メガビット/秒までを対象としています。
- 【商標について】
- 記載されている製品名などの固有名詞は、各社の商標または登録商標です。
|
| 圧縮規格 | MPEG-4
Simple Profile@L3 |
| 画像サイズ | 最大 352x288 |
| フレームレート | 最大 30 fps |
| ビットレート | 最大 2M bps |
| テクノロジ | 0.18μm; CMOS |
| 電源電圧 | 1.5V(内部)
3.3V(I/O) |
| 動作周波数 | 13.5MHz(CODEC)
54MHz(Memory I/F) |
| 回路規模 | 70万ゲート(全体)
40万ゲート(CODEC) |
| ダイサイズ | 5.3mm2 |
|
| 図1 試作LSIのチップ写真と主要諸元 |
 [クリックすると拡大表示されます]
図2 開発回路の適応領域
以 上
プレスリリースに記載された製品の価格、仕様、サービス内容、お問い合わせ先などは、発表日現在のものです。その後予告なしに変更されることがあります。あらかじめご了承ください。ご不明な場合は、富士通お客様総合センターにお問い合わせください。
|
[クリックすると拡大表示されます]
