|
||
|
|
高速低電力動作が可能な多ポートレジスタファイルIPを開発株式会社富士通研究所(社長 : 藤崎道雄、本社 : 川崎市)とFujitsu Laboratories of America, Inc.(社長 : 林弘、本社 : 米国カリフォルニア州サニーベール)、富士通株式会社は 、アクセスタイム1.4nsで220mW(500MHz)の高速動作と、アクセスタイム3.9nsで消費電力28mW(200MHz)の低電力動作が可能なシステム・オン・チップ(SOC)用の省面積多ポートレジスタファイル(*1)IPを開発いたしました。
本IPを利用すると、短期に低コストで、高性能なLSIを設計することができ、たとえば、富士通が開発した8並列同時実行型高性能メディア処理用プロセッサFR-V(*2)にも利用されています。
本件は、2月3日から米国サンフランシスコで開催されているISSCC2002(2002 IEEE International Solid-State Circuits Conference)にて発表いたしました。
[開発の背景] 近年、VLIW型プロセッサ(*3)やSuperscalar型プロセッサ(*4)などで、1サイクルの同時命令発行数が増大しており、演算ユニットなどを有効に利用するため、1サイクルで多数のデータを読み書きできる多ポートレジスタファイルの必要性が高まっています。このような多ポートレジスタファイルには、高速性と低消費電力化が必要です。また、ポート数の増大とともに面積が大きくなるので、回路面積も小さくしなければなりません。
[開発した内容] 今回開発した多ポートのレジスタファイルIPは、読み出しポート10本、書き込みポートを6本持つワード数34、1ワードあたり語長64ビットのIPで、回路を工夫することで高速動作と低消費電力、省面積を実現したIPです。
開発したIPの主な特徴は以下の3点です。
本IPは、富士通の最先端CMOSテクノロジーである0.11ミクロンメートルCMOSプロセスを採用しています。
以 上 プレスリリースに記載された製品の価格、仕様、サービス内容、お問い合わせ先などは、発表日現在のものです。その後予告なしに変更されることがあります。あらかじめご了承ください。ご不明な場合は、富士通お客様総合センターにお問い合わせください。 |
|