[ PRESS RELEASE ]	2002-0049 平成14年2月28日 株式会社富士通研究所

【開発の背景】

LSIなどの半導体素子や、ハードディスク、液晶パネルなどを生産する際に、帯電したプリント基板と実装する電子デバイスとの間に静電気放電が起こると、デバイス内部に過剰な電流が流れ、素子が破壊する恐れがあります。また近年、高速化や低消費電力化のため、SOI(*3)を導入したり、素子構造を微細化したりしているため、そのESDに対する耐性はさらに低くなっており、ESD対策がますます重要になっています。

従来は、カーボンブラックや金属粉末等の導電性フィラー(充填材)を樹脂に混合した材料を用いていますが、これらは光を通さないため、フォトリソグラフィーによる微小パターニングができません。スクリーン印刷法を用いても、安定したパターニングは60〜70ミクロンメートルが限界でした。

また、フィラーを用いる場合、フィラーが脱落してクリーンルームを汚染する場合があります。また、フィラーを使用しない界面活性剤系の材料では、湿度が低いと導電性が低くなって帯電防止効果が低下し、逆に湿度が高いと金属を腐食するなどの問題がありました。

【開発した内容】

今回開発したのは、感光性ポリマーと導電性ポリマーを分子レベルで均一に複合化し、フォトリソグラフィーを用いることで世界最小のパターニングを可能にした帯電防止材料です。

感光性ポリマーに導電性ポリマーと親和性の高い特性基を持たせることにより、両者を分子レベルで均一に複合化する技術を世界に先駆けて開発したことにより、フォトリソグラフィーを利用した世界最小のパターニングが可能となりました。さらにポリマーを利用しているため、発塵、腐食性がないなど、他の材料にない特性を有する帯電防止材料が実現できました。

表1 開発品とその他の材料の特性比較

帯電防止材料 無発塵性 湿度依存性 透明性 フォトリソグラフィーによる パターニング 非腐食性 開発品 ○ ○ ○ ○ ○ 無機フィラー混合系 × ○ × × ○ 超微粒子フィラー系 × ○ ○ × ○ 界面活性剤系 ○ × ○ × ×

1. 導電性ポリマーが感光性ポリマー内に分子レベルで分散しているため、極めて透明性が高く、フォトリソグラフィーによるパターニングにおいて、20ミクロンメートルレベルの高い解像性を実現しました。
   

   図1 フォトリソグラフィーによるパターニング

   
   
   
2. フィラーを全く含まないため、発塵がなく、クリーンルーム内でも安心して利用できます。
3. 低湿度環境(冬期の乾燥条件など)においても優れた帯電防止効果を発揮します。
4. 腐食性物質を含まないため、50℃80%RH(相対湿度)という高湿度環境においても金属表面への腐食などの影響がない。

図2 開発品の解像度と利用可能範囲

*1: 導電性ポリマー

一般的な高分子物質では、電子が原子上に束縛されているため、電子が流動せず、電流が流れないのですが、導電性ポリマーは、束縛されない電子が存在するため、電流が流れるようになります。2000年、白川英樹博士のノーベル賞受賞により一般にも広く知られるようになりました。

*2: ESD (Electro-Static Discharge)

静電気放電。帯電した物体から、他の物体に電荷が流れることを言います。

*3: SOI (Silicon On Insulator)

LSIのトランジスタをシリコン基盤上に直接形成するのではなく、絶縁体の上に形成することにより、回路の高速化と低消費電力化をはかるデバイス技術です。

以 上

• 文中の図をクリックすると拡大表示されます。

プレスリリースに記載された製品の価格、仕様、サービス内容、お問い合わせ先などは、発表日現在のものです。その後予告なしに変更されることがあります。あらかじめご了承ください。ご不明な場合は、富士通お客様総合センターにお問い合わせください。