1T1C 1メガビットFRAM試作品
当社はこのほど、0.5ミクロンプロセスでメガビット級のFRAM(Ferroelectric Random Access Memory : 強誘電体メモリ)を量産するための新しい冗長回路技術と基準電圧可変回路技術を開発し、量産化のめどをつけました。近年高まっているスマートカードなどの多機能化、大容量化の要求に応えるため、本技術を利用した大容量FRAMの量産体制作りを進めてまいります。
なお、本技術は、2月5日から3日間、米国サンフランシスコ州にて開催されるISSCC(International Solid-State Circuits Conference) (*2)で発表いたしました。
FRAMは、SRAMやDRAMと同等レベルの読み出し書込みスピードを持ち、電源を切っても記憶情報が消えない不揮発性メモリとして注目されています。しかし、現在のFRAMは信頼性の確保のために、二つのトランジスタと二つのキャパシタからなる2T2C構造をとっており、構造上の制約から大容量化が遅れていました。
この構造上の問題を解決するため、ひとつのトランジスタとひとつのキャパシタからなる1T1C構造のFRAMの開発が期待されています。しかし、1T1C構造では、記憶情報として検出できる信号レベルが2T2C構造の約半分以下となるため、実用化にあたっては、安定した動作マージンの確保および歩留まり改善が必要でした。そのため、プロセスと設計回路技術の両面からの改善を行う必要がありました。
今回、新たに考案した回路技術は、不良セルを救済するための二つの新しい回路技術で、ひとつは不良セルを代替する新しい冗長回路技術、もうひとつは動作マージン不良のセルを検出するための基準電圧可変回路技術です。開発した技術は以下の通りです。
- 1) 新規冗長回路技術の採用
- 従来のFRAMでは、不良セルの位置情報を記憶するのにヒューズROMを用いるレーザ・ヒューズ方式を用いますが、今回開発した冗長回路では、FRAM自体を用いて不良セルの位置情報を記憶します。さらにFRAMの特徴を生かした、通常メモリ領域と冗長メモリ領域の選択切り替え制御回路を考案しました。この方式を用いると、現在主流となっているレーザ・ヒューズ方式に比べ次の利点が得られます。
- 製造プロセスを増やすことなく冗長回路機能を搭載できます。
- FRAMのビット蓄積密度はヒューズROMの約35倍あるため、小さな面積で冗長回路を構成でき、低コスト化できます。
- 不良セルを代替する冗長セルを選択するためのレーザ切断工程と、これに使用するレーザ装置が不要となり、製造コストが下がります。
- ヒューズROMに比べ多くの不良情報が格納できるので、不良救済率が上がり歩留向上がはかれます。
- 不良情報の書込みおよび確認が、他の通常セルの書込み・読出しと同じようにできるので、混載ICへのFRAMの搭載も容易になります。
以上の技術を用いることによって、ビット欠陥救済率は従来比で、約500倍以上が期待できると考えています。
- 2) 新規の基準電圧可変回路の採用
- 動作マージンのないセルを選別するために、ウエーハでの試験時に、外部から基準電圧を変化させられるようにしました。この機能を利用して、動作マージンの少ないセルを選別し、これも冗長機能を用いて救済します。これによって、さらに歩留まりを向上させ、1T1Cの信頼性も上げることができます。
また、プロセスの改善を行い、書き換え疲労特性試験とデータ保持特性試験を実施して、100億回の書換え後、あるいは約10年後でも安定した動作マージンが確保されていることを確認いたしました。これより、1T1Cにおいても2T2C並みの信頼性を確保した製品が実現できることを確認いたしました。
今回開発したFRAMは0.5ミクロン・プロセスを用いておりますが、本技術は次期プロセス・テクノロジーである0.35ミクロンでも有効であり、今後当社では、この技術を使って積極的に1T1Cの製品化を進めて行く計画です。
なお、当社は、96年より米国 ラムトロン社(Ramtron International Co.；Colorado Springs, CO. USA)とFRAMの共同開発を行っており、今回の成果も本共同開発プロジェクトの一環で達成したものです。
【ラムトロン社(Ramtron International Co.)について 】
-
| 社長 | : | L. David Sikes |
| 住所 | : | 1850 Ramtron Drive, Colorado Springs, CO 80921 |
| 事業内容 | : | 1984年に世界で始めてメモリに強誘電体膜を採用し、FRAM製品の設計、開発、販売を行っております。 |
- 【商標】
- FRAM® : ラムトロン社の登録商標です。
【用語説明】
-
- (*1) : 1T1Cメモリセル : 1トランジスタ1キャパシターメモリセル
- ダミーセルとメモリセルとの電位差で"1"、"0"を判断するもので、ダミーセルとの電位差が小さいため、ノイズ発生を極力抑えることが可能。
2T2Cの場合は、セル内のキャパシタ間の電位差で"1"、"0"を判断する。
- (*2) : ISSCC(International Solid-State Circuits Conference) : 世界半導体回路会議
- 半導体に関する国際会議。例年、最先端のメモリやプロセッサに関する発表が行なわ
れている。
以 上
|