当社は、米クロノロジ社製のフラッシュメモリシステム検証・解析ツール「TimingDesigner(R)」(タイミング・デザイナ)を、インターネットのホームぺージ上で、6月6日より公開いたします。
http://www.fujitsu.co.jp/hypertext/Products/Device/index_j.html
クロノロジ社の「TimingDesigner」をインターネット上で公開するのは、国内半導体メーカで初めてです。
フラッシュメモリのシステム設計や基盤回路設計において、機能要求を満たす信頼性の高い回路を早期に低コストで設計することが、製品サイクルの速い機器を設計する上で最も重要な課題になっています。
当社は、「TimingDesigner」をインターネットのホームぺージ上で公開することにより、お客様に当社のフラッシュメモリの仕様情報と、システム検証・解析ツールを提供いたします。これにより、お客様はホームページ上から簡単にシステム設計や基盤回路設計に必要な情報を入手でき、システムシミュレーションを効率的に行えます。回路のシステム検証を設計初期段階で考慮することにより、信頼性の高い回路を効率よく設計できます。
また、同情報は、クロノロジ社のユーザ向けオンラインサービス(Synchrony(TM)プログラム*1)を通じて全世界のお客様に提供されます。
「TimingDesigner」は、Silicon Integration Initiative (Si2)*2 が仕様情報の標準フォーマットとして制定したTDML (Timing Diagram Markup Language)*3 に準拠しているため、TDML準拠の他システムとのデータ互換が可能です。
当社は、今後も、当社デバイス製品をより便利にご利用いただくための各種システム検証・解析ツールや、仕様情報、ソフトウェアなどをインターネットのホームページ上でタイムリーに公開してまいります。
【用語説明】
- *1 Synchrony(シンクロニー)プログラム
- クロノロジ社のデータを基に、タイミング情報のやり取りを、インターネットやCDなどの媒体を通じて迅速・潤滑に行う目的で、同社が行っているユーザ向けオンラインデータブック・サービス。
- *2 Silicon Integration Initiative (Si2)
- 設計環境の整備促進を支援する米国の非営利法人。
- *3 TDML (Timing Diagram Markup Language)
- 製品の各タイミング情報(入力信号,制御信号の状況など)を作るための命令言語を指します。
【クロノロジ社について】
| 社名 | : | Chronology Corporation. |
| 社長 | : | David Evans |
| 所在地 | : | 本社，米国ワシントン州レドモンド |
| 設立 | : | 1989年 |
| 業務内容 | : | タイミング設計ツールである「TimingDesigner」や、テストベンチ自動作成ツールである「QuickBench(R)」など、先進的なEDAツールを開発・提供するEDAベンダです。(http://www.chronology.com/) |
【商標】
- Chronology、TimingDesigner、QuickBenchはChronology社の登録商標です。
- SynchronyはChronology社の商標です。
以 上
|