当社は、このほど、プロセッサファミリ「FR-V」のメディア処理向けプロセッサ「FR500コア」を内蔵した「MB93501」と、アプリケーション開発とシステム評価を行うための開発キット「FR-Vデザインキット(MB93090)」を開発し、6月5日より販売を開始いたします。
「FR-V」ファミリはVLIW(*1)アーキテクチャを採用し、さまざまなアプリケーションに柔軟に対応できる当社の主力プロセッサコアです。この度、提供を開始する「MB93501」は、組込み向けプロセッサとしては世界最高クラス(532MIPS(*2), 1064MFLOPS(*3), 4256MOPS(*4))の性能で、画像・音声などのメディア処理に最適な高性能プロセッサです。
「FR-Vデザインキット(MB93090)」は、組込み向け高性能プロセッサのシステム開発と評価を行うために必要な基本ハードウェア(CPUボード、メインボードなど)や、統合開発環境(Softune(R) Tools(*5))、サンプルプログラムなどをキットにしたものです。これにより、購入いただいたその日から、FR-Vの高性能を体感していただくことができます。
大容量メモリや高速拡張バスなどハードウェアに拡張性があるとともに、ソフトウェアベンダの各種開発環境、OSも利用できるため、最終製品に要求される仕様と同等の開発を容易に行えます。
当社は今後も、デジタル民生機器やネットワーク機器などのさまざまな分野に柔軟に対応できる最先端半導体技術とコンピュータ技術を結集した「FR-V」をコアとしたシステムLSIと、開発環境を提供してまいります。
【サンプル価格／出荷時期】
| ・FR-Vプロセッサ | (MB93501) | : | 7千円 | (平成12年6月末) |
| ・FR-Vデザインキット | (MB93090) | : | 60万円 | ( 〃 ) |
【販売目標】
| ・FR-Vファミリ | : | 平成14年 1,000億円 |
| ・FR-Vデザインキット | : | 1,000セット |
【MB93501の主な特長】
- 0.18ミクロン CMOSプロセス
- 最大4命令同時実行のVLIWアーキテクチャ(FR500)コアを内蔵
- 整数パイプライン×2、浮動小数点パイプライン×2、メディアパイプライン×2
- 最大532MIPS、1064MFLOPS、4256MOPS (内部動作 : 266MHz時)
- 133MHz 64ビットのバスを2系統搭載
【FR-Vデザインキットの主な特長】
- 拡張バス : 66MHz 64ビット、33MHz 32ビット
- PCIスロット : 33MHz 32ビット×3
- 最大128メガバイト DIMM搭載
【注釈】
- *1 VLIW(Very long instruction word) :
- 命令長が長く(96,128,256ビットなど) 、一命令で複数の処理を同時に実行できるプロセッサのアーキテクチャです。
- *2 MIPS(Million Instruction Per Second) :
- 1秒間に実行できる命令の数。プロセッサの一般的な処理性能指標に用いられます。
- *3 MFlops(Million floating-point operations per secod) :
- 1秒間に実行できる浮動小数点演算の処理性能。プロセッサなどの性能指標に用いられます。
- *4 Mops( Million operations per second) :
- 1秒間に実行できる処理性能。プロセッサやDSPなどの性能指標に用いられます。
- *5 統合開発環境(Softune(R) Tools) :
- FR-Vデザインキットに添付されているSoftune(R) Toolsは、使用期限が限定されております。
【登録商標】
- Softune(R)は富士通株式会社の登録商標です。
以 上
|