・ | プロセス技術 | : | 0.23ミクロンCMOSプロセス |
・ | セル構造 | : | 二層ポリシリコン構造NOR型メモリセル |
・ | 出力構成 | : | 2メガワード x 16ビット / 4メガバイト x 8ビット (32メガビット) |
・ | デュアル オペレーション機能 |
・ | バンク構成 | : | 2バンク構成(バンク1 ; 8メガビット, バンク2 ; 24メガビット) |
・ | セキュリティ | : | Hi-ROM機能(不正コピーを防止するセキュリティ機能/領域:64キロバイト) |
・ | 制御端子 | : | WP#/ACC |
| WP# | : | バンク1のブートセクタの一部 (8キロビット x 2個)をハードウェア的にプロテクト |
| ACC | : | 外部からの高電圧印加により書き込み時間の短縮が可能 |
| 注 : WP#は WP upperbar のことを指します。 |
・ | インタフェース | : | Common Flash Memory Interface(CFI) |
・ | アクセスタイム [MBM29DS323TE / MBM29DS323BE] |
| アドレス | : | 100/120ナノ秒(最大) |
| CE# | : | 100/120ナノ秒(最大) |
| OE# | : | 35/50ナノ秒(最大) |
| 注 : CE#は CE upperbar および OE#は OE upperbarのことを指します。 |
・ | 単一電源動作 | : | 1.8 V 〜 2.2 V |
・ | 低消費電力 |
| オートマチック・スリープモード搭載 スタンバイ電流 : 1マイクロアンペア(標準) |
| 読出し動作 | : | 16ミリアンペア(最大)-ワード・モード、f=5MHz時 |
| 書込み / 消去動作 | : | 25ミリアンペア(最大) |
・ | 消去 / 書込み回数 | : | 10万回(最小) |
・ | ブートブロック・アーキテクチャ |
| MBM29DS323TE | : | ブートブロックがアドレスの最上位に配置 |
| MBM29DS323BE | : | ブートブロックがアドレスの最下位に配置 |
・ | パッケージ |
| 標準型48ピン・プラスチックTSOPパッケージ |
| 63ボール・FBGA*3パッケージ |