1999年10月21日 富士通株式会社 株式会社東芝 日本電気株式会社

富士通株式会社、株式会社東芝とNECが仕様共通化している、フラッシュメモリとスタティックRAM(SRAM)を混載するスタック(積み重ね)型マルチ・チップ・パッケージ(MCP)に、米国アドバンスト・マイクロ・デバイセズ(AMD)社をはじめ、三洋電機株式会社、新光電気工業株式会社、セイコーエプソン株式会社、山一電機株式会社が賛同いただけることになりました。
また、本スタックMCPは、現在、JEDEC*1でも標準化が推進中であり、今後、業界標準仕様として携帯機器市場への普及に弾みがつくと考えられます。

今回、JEDECに標準化を申請した本スタックMCPは、システムの更なる小型化のご要求にお応えするため、フラッシュメモリとSRAMをスタック構造にし、パッケージの実装面積を最小化にすると共に、将来の大容量フラッシュメモリにも拡張可能なピン配置となっているものです。
基板との接続に用いる金属のボールの数は、空きボールを除いて56個(8 x 8)で規定されています。ボール間ピッチは基板への実装時の使いやすさを考慮し、0.8ミリメートルとしています。
また、パッケージの外形は、フラッシュメモリとSRAMを搭載したBGA(Ball Grid Array)タイプです。システムにおけるメモリ素子の占有面積は、従来のTSOP(Thin Small Out-line Package)を2個使用したときと比べ、約3割に削減することができます。

本スタックMCPは、4Mビットから128Mビットのフラッシュメモリと1Mビットから128MビットのSRAMを組み合わせた構成が可能です。 どの構成でも端子配列の互換性が保たれます。
現在、各社より、16Mビットや32Mビットフラッシュメモリと2Mビットや4MビットSRAMが組み合わされた商品が、順次出荷されております。
また、今後、64Mビットのフラッシュメモリと8MビットSRAMを搭載した大容量の製品化も予定しております。

*1:	JEDEC(Joint Electron Device Engineering Council) :(米国の)電子デバイス技術合同協議会

[本スタックMCPの特長]

・パッケージタイプ	:	BGA
・ボール数	:	56個( 8×8、空きボールを除く)
・ボール間隔	:	0.8mm
・ビット構成	:	x8/x16ビットの組み合わせが搭載可能

以 上