[ PRESS RELEASE ] |
![]() 1999-0005 平成11年1月13日 富士通株式会社 |
当社はこのほど、0.22ミクロンプロセスを採用し、周波数133MHzで動作する64Mビット・シンクロナスDRAM(SDRAM)3品種、および増設メモリなどの用途向けに同SDRAMを搭載した168ピンDIMM(メモリモジュール)2品種を開発し、1月13日から販売を開始、2月から量産を開始いたします。
また、128M,256MビットSDRAMについても133MHz動作品の開発を進めております。
高速処理が要求されるハイエンドパソコンや次期ハイエンドサーバ、PCサーバでのバスの周波数は、99年の半ばから2000年にかけて次期プロセッサのバス周波数が現在の100MHzからより高速に動作する133MHzに移行される予定です。これに伴い、メモリも133MHzの高速動作が要求されると思われます。
このような状況の中、当社では従来の100MHz動作品をさらに高速化して、有効データが出力されるまでのアクセス時間(*1)が5.4ナノ秒,次の有効データを保持しているホールド時間(*2)が2.7ナノ秒の133MHz動作の64MビットSDRAMと、本SDRAMを搭載したECC(不良検出機能)付きモジュール2品種を開発いたしました。
各チップセットメーカでも133MHz動作に対応したチップセットを開発しており、その中の一社である、米国のリライアンス・コンピュータ社(Reliance Computer Corporation(RCC))のデービッド・プーリング副社長(Mr. David Pulling)は、「次期サーバ、ワークステーション用チップセットは133MHz対応で開発しています。そして、サーバ、ワークステーションはハードディスクの大容量(4,8,16Gバイト)をサポートするため、高性能, ロウ・レイテンシ(*3)(Low Latency)を実現した133MHz動作のシンクロナスDRAMが必要になります。」とコメントしています。
【サンプル価格】 | 64MビットSDRAM | : | 2,000円 | |
168ピンDIMM | 8Mx72品 | : | 25,000円 | |
16Mx72品 | : | 45,000円 | ||
【出荷時期】 | 64MビットSDRAM | : | 量産 平成11年2月 | |
168ピンDIMM | : | 量産 平成11年2月 | ||
【販売目標】 | 64MビットSDRAM | : | 300万個/月 | |
168ピンDIMM | : | 10万個/月 |
【製品仕様】
-構成 | : | 4M x 4-banks x 4ビット:MB81F64442D-75 2M x 4-banks x 8ビット:MB81F64842D-75 1M x 4-banks x 16ビット:MB81F641642D-75 |
-プロセス | : | 0.22ミクロン,ポリシリコン3層,メタル3層 |
-動作周波数(クロック周波数) | : | 133MHz PC133仕様準拠 |
-電源電圧 | : | 3.3v |
-アクセスタイム | : | tAC3=5.4ナノ秒 |
-ホールドタイム | : | tOH3=2.7ナノ秒 |
-CASレイテンシ | : | 3.0 |
-パッケージ | : | 54ピン TSOPII |
b) 168ピン Registered DIMM
-ピン数 | : | 168ピン, Registered DIMM |
-構成 | : | 8Mx72品:MB8508SR72DB-75DG 16Mx72品 :MB8516SR72DB-75DG,の2構成 |
-電源電圧 | : | 3.3v |
-動作周波数 | : | 133MHz |
-外形寸法 | : | 133.35mm幅, 43.18mm高, 1.27mm ピッチ |
【用語解説】
*1,2 アクセス時間(tAC3),ホールド時間(tOH3)
クロックエッジから確定データが出力されるまでの時間をアクセス時間、次のクロック・エッジから確定データが保持されている間をホールド時間という。アクセス時間(tAC3)からホールド時間(tOH3)を差し引いた時間は不確定データが出力されている時間で、この時間が少ないほど、確定データ(有効データ)が出力されている時間が長くシステム設計に有利となる。*3 ロウ・レイテンシ(Low Latency)
リードコマンドから出力まで、またはコマンドからコマンド間の時間をレイテンシと言う。メモリはこれらの時間が短く、リードコマンドを入力してから、データが素早く出力されるのが望ましく、データ出力までの時間を短いことをロウ・レイテンシと呼ぶ。
以 上