[ PRESS RELEASE ]

1998-0196 平成10年9月28日 富士通株式会社

当社はこのほど、64MビットダブルデータレートシンクロナスDRAM(DDR-SDRAM),および増設メモリなどの用途向けに同DRAMを搭載した184ピンDIMM(メモリモジュール)を開発し、9月28日から販売を開始いたします。

現在、クロック動作が100MHzのSDRAMが主流となりつつありますが、パソコンはグラフィックス機能が強化されるなど、ますます高機能化が進んでいます。
これに伴い、メモリシステムも従来に比べてさらに高速データ転送が要求されることが予想されます。

このようなご要求にお応えするために、当社では現行のSDRAMからの変更が容易な64MビットDDR-SDRAMを開発いたしました。
現行のSDRAMは、内部クロックの立ち上がりだけを使ってデータの出力を行っていますが、今回開発したDDR-SDRAMはクロックの立ち上がり/立ち下がりの両方を使うと共に、メモリコントローラとメモリ間のデータ受け取りを容易にする双方向データストローブ信号(*1)の採用,外部クロックとメモリ内部のクロックの時間差を調整するDLL回路(*2)の搭載などにより、これまでの2倍のデータ転送レートを実現できる新しいDRAMです。
例えば、内部の基本クロックを従来と同じ100MHzとした場合、データ転送速度は200Mバイト/秒(従来は100Mバイト/秒)、モジュールでは1.6Gバイト/秒の高速データ転送が可能になります。
また、新規にDLL(Digital Locked Loop)回路を搭載することで、クロックに同期してデータを出力することが可能となり、内部の動作遅延を限りなくゼロにしています。
さらに、データ転送レートは現状のままクロック周波数を半分にすることができるため、メモリの動作電流が約1/2になり、省電力が可能になります。
このため、DDR-SDRAMはPCサーバ、大型サーバシステムなどでの高速/大規模システムから携帯情報端末などの電池駆動システムまで幅広くご利用いただけます。

【サンプル価格】	64MビットDDR-SDRAM 184ピンDIMM	: :	2,000円 33,000円(×64品を16個搭載の場合)
【出荷時期】	64MビットDDR-SDRAM 184ピンDIMM	: :	量産 平成11年2月 量産 平成11年2月
【販売目標】	64MビットDDR-SDRAM 184ピンDIMM	: :	100万個/月 10万個/月

a)64MビットDDR-SDRAM

-構成	:	4Mx4バンクx 4ビット,2M x4バンクx 8ビット,1Mx4バンクx16ビット
-設計ルール,プロセス	:	0.32ミクロン, ポリシリコン4層,メタル2層
-動作周波数(クロック周波数)	:	83MHz,100MHz
-電源電圧	:	3.3v
-インタフェース	:	SSTL-IIインタフェース,2.5V
-アクセスタイム	:	±1.0ns
-CAS Latency	:	2.0, 2.5
-パッケージ	:	66ピンTSOP(II)

b)184ピン Unbuffer DIMM

【モジュール仕様】

-ピン数	:	184ピン、Unbuffer-DIMM
-構成	:	8Mx64, 8Mx72, 16Mx64, 16Mx72の計4構成
-電源電圧	:	3.3v
-インタフェース	:	SSTL-IIインタフェース,2.5V
-外形寸法	:	133.35mm幅(SDRAM搭載168ピン DIMMと同じ),0.8mm pitch

【用語解説】

*1	双方向性データストローブ信号 メモリコントローラとメモリ間のデータ受け取りを容易にするために、専用に設けられた信号。メモリにデータを書き込む場合には、メモリコントローラからライトデータと同位相で、逆にメモリからデータの読み出しを行う場合は、メモリはリードデータと同位相でストローブ信号を出力する。 同じ配線をストローブ信号が行き交うので、 Bi-Directional(双方向性) Strobe Signalと呼ぶ。
*2	DLL(Digital Locked Loop)回路 外部クロックとメモリ内部のクロック位相を一致させる回路。本DDR-SDRAMには、クロックと内部クロックとの位相比較を行い、遅延の値を可変させる回路を使っている。この回路方式はノイズなどにより位相比較がミスしても遅延の値がわずかに移動するだけで済み、安定しているのが特長。本回路によって、外部クロックとストローブ信号、出力データとの位相を合わせることが可能となる。

以 上