[ PRESS RELEASE ]

1998-0117 平成10年6月15日 富士通株式会社

当社はこのほど、まったく新しい構想に基づいたメモリを開発いたしました。
このメモリは、ランダム・アクセス・サイクル時間が従来のDRAMに対して1/4程度の20ナノ秒(1ナノ秒は10億分の1秒)と飛躍的に短いため、高速な情報変化への対応が必要な三次元動画処理などのマルチメディア関連システム、超高速大容量サーバなどに最適です。
本成果は6月11日より米国ハワイで開催される「Symposium on VLSI Circuits」で発表いたしました。

今回開発したのは64MビットFCRAMですが、今後さらに大容量化への展開も図ってまいります。

[FCRAMとは]

発想の転換---コア部分の革新

DRAMの高速化は着実に進展を遂げておりますが、これまで高速化といえばインターフェース部分の改良で達成されてきました。例えば、EDO型から高速シンクロナス型へ、そしてシンクロナス型でも、66メガヘルツ対応から100メガヘルツ対応へと移行しつつあります。
しかし、動作の本質ではコア部分は1976年頃登場した16キロビットRAM製品以来ページモード動作を基本として本質的変革はありませんでした。
FCRAMはこのコア部分の革新を行なったものです。

FCRAMの特長は以下のとおりです。

(1)	非アドレス多重方式 従来のDRAMではマトリクス状に並んだ記憶セルの番地を指定するのにまず「行」番地を指定し、次に暫らく経ってから「列」番地を指定するアドレス多重方式を用いておりました。FCRAMでは「行」と「列」のアドレスを一度に与えます。
(2)	パイプライン動作(リセット不要) 従来型DRAMのランダム・アクセス時間は、最高速のもので70ナノ秒の規格です。これは「行」アドレスを指定して一連の動作をさせたあと、回路は次の動作のためにリセットする必要があり、この時間を合計されるためです。FCRAMでは内部に自動リセット回路を設け、パイプライン動作をができます。この結果、あるコマンドで動作が始まると、それが完了する前に次のコマンドを与えて動作を開始させることができます。これによってリセット動作を次のサイクルの裏に隠すことができるので、20ナノ秒という世界最高速のランダム・サイクル時間が得られます。また、通常のDRAMでは常に「アクセス < サイクル時間」ですが、FCRAMでは「サイクル時間 < アクセス時間」という関係になります。

(1)	高速動作・大容量シンクロナスSRAMに相当 FCRAMのアドレスは「行」と「列」の違いを意識することなく、どのアドレスからどのアドレスへも20ナノ秒で変えることができます。高速である点と機能的にもFCRAMはDRAMよりもシンクロナス型SRAMに近いものですが、メモリセルは小型のためSRAMでは実現が難しい大容量メモリが実現できます。
(2)	低消費電流 FCRAMでは、チップ内部で動作するメモリ領域が従来型DRAMの数分の1であるため、瞬間的な大電流が流れません(従来型DRAMでは指定したアドレスのすべてのセルを動作させる必要があった)。同じ理由で従来メモリと同じサイクル・タイムなら相対的に低消費電力になるので、バッテリー動作にも適応します。

• ランダム・アクセス動作の割合が高いグラフィックス分野
• その他、特長を生かした分野

[FCRAMの性能(既存DRAMとの比較)]

• tRC(ランダム・サイクルタイム)=20ナノ秒(70〜80ナノ秒)
• tRAC(ランダム・アクセスタイム)=26ナノ秒[クロック同期規格上30ナノ秒](40ナノ秒程度)
• tRP(プリチャージタイム)=不要(20ナノ秒程度)

[開発品の主な仕様]

・プロセス	:	0.24ミクロンプロセス 3層ボリシリコン(シリサイド)+3層メタル配線
・チップサイズ	:	92.9mm2(11.46mm×8.11mm)
・セルサイズ	:	0.46ミクロンm2(0.48micron m×0.96micron m)
・入出力構成	:	×32, ×64(ヒューズ切り替えオプション)
・データレイテンシ	:	1,2,4,8
・電源電圧	:	3.3V
・リフレッシュサイクル	:	4K/64ms

以 上