1998-0183
平成10年8月31日
富士通株式会社
| [ PRESS RESEASE ] |
1998-0183 平成10年8月31日 富士通株式会社 |
当社はこのほど、SPARCアーキテクチャ準拠の機器組み込み用RISCマイクロプロセッサSPARCliteシリーズの新製品として、組み込み用途では世界最高レベルの性能で、スーパスカラ方式による200MHz動作のCPUコア「MB86860シリーズ」を開発し、8月末から販売を開始いたします。
また、あわせて従来からの単一命令実行形式のSPARClite「MB86830シリーズ」の新製品として、LQFP144パッケージに搭載した「MB86835」、およびシリアルポート、タイマ、割込みコントローラを内蔵した周辺チップ「MB86941/2」も同時に販売を開始します。
これらのCPUのバリエーション充実により、互換性のあるソフトウエア、開発環境のもとで広範囲の性能、および価格帯をカバーできるようになり、99年度にはSPARCliteシリーズ全体で月産100万個体制になる予定です。
「MB86860シリーズ」は、SPARC Internationalが標準化したSPARCアーキテクチャに準拠しており、スーパスカラRISC CPUコアと64ビットバス幅のSDRAMインタフェースを内蔵した組込み用途向けの高性能プロセッサです。
同シリーズは同時に2つの整数命令を実行することが可能なスーパスカラアーキテクチャと200MHz動作により、整数演算性能は組み込み用途で最高性能の420MIPSを達成しております(当社従来比3.5倍の性能)。
当社では本CPUを組み込み用CPUのハイエンドモデルと位置づけて、ハイエンドのレーザビームプリンタやネットワーク機器、ナビゲーションシステム、セットトップボックスなどをターゲットとし、トータルソリューションとしてCPUに加え、周辺チップ、ミドルウエアの提供を行ってまいります。コンパイラ、リアルタイムOSについてはパートナーと連携し、MB86860シリーズに最適化した製品をサポートしてまいります。
| [価 格] |
| |||
| [出荷時期] |
| |||
| [販売目標] | MB86860シリーズで20万個/月(99年) MB86830シリーズで50万個/月 |
今後はSQFP256パッケージ、スーパスカラで167MHz動作の低価格品を99年第2四半期までに製品化するとともに266MHz動作のハイエンド版を99年末までに製品化する予定です。
また同時に、周辺チップとして64/32ビットPCIバス対応のPCIブリッジチップを98年度末までに開発予定です。
| 1) | ニーズに合わせて選べる幅広いラインアップ SPARCliteでは、性能、価格、パッケージにバリエーションがあり、ターゲットシステムで要求される広い範囲をカバーしてきましたが、今回、スーパスカラ方式のCPUの開発により、従来以上に適用可能なアプリケーションの範囲が広がりました。 |
| 2) | システムLSIへの対応 MB86830シリーズのCPUコアは全てCPUコア内蔵ASICに適用可能なマクロとして設計されております。また、MB86860シリーズにおいても今後、ASICに適用可能なマクロとして登録していく方針です。 |
| 3) | 豊富な実行環境、開発環境 米ウィンドリバーシステムズ社の「Tornado」をはじめ全世界で普及しているISV社製の製品のほとんどをサポートしています。また、米サンマイクロシステムズ社のJavaOSのライセンスもすでに取得しており、マルチメディア機能を持ったネットワーク情報機器分野への適用範囲の拡大を図ります。 お客様のシステム開発期間の短縮を支援するさまざまな開発環境(コ・デザイン開発環境、ミドルウエアなど)も用意していきます。 |
| 1) | ハイパフォーマンス 2ウェイのスーパスカラ方式と命令、データともに内部64bit幅の独立分離バス、4ウェイセットアソシアティブの16KBキャッシュにより420MIPSの高性能を実現しています。 MB86860のCPUコアはEWSで実績のあるhyperSPARCコアを使用したものであり整数演算用ALUを2セット内蔵しているため、命令の同時実行において組合わせ制限の少ない高度なスーパスカラ処理を実現できます。 また、外部に100MHz、64bit幅のSDRAM専用バスを設けることにより大容量2次キャッシュを使用するのと同等のバスの転送能力を確保しており、広範囲の命令アクセス、大量のデータを扱うプログラムにおいても実効性能が低下しない構成になっています。 |
| 2) | システム設計が容易でかつシステムコストを削減 専用のSDRAMバスを独立して持ち、64ビットあるいは32ビット幅でSDRAMを直結できるため高性能なシステムでも設計が容易でシステムコストを低く抑えることが可能な構成になっています。一方のSAPRCliteバスはバス幅が64/32/16/8bitに対応しており要求されるパフォーマンスおよびコストに合わせた設計が可能です。 また、SPARCliteバスはSDRAMバスとは独立してバス権を開放できますので外部バス上でDMA転送を行う際、CPUの処理能力を低下させずに周辺回路の処理を行えます。 クロック逓倍回路を内蔵し、外部バスクロックの周波数を2倍、3倍あるいは4倍してSDRAMインタフェースを動作させることができます。CPUコアはさらにその2倍の周波数で動作します。したがってCPUの内部は高速であっても外部バスクロックは低速のままでシステムを構成することができるので、設計が容易であるとともにシステムコストを抑えることができます。 |
| 3) | 従来製品との互換性 SPARCアーキテクチャに準拠しており、整数演算についてはSUNワークステーションで走る従来のSPARC命令と互換性があります。 従来のMB86830シリーズとコンパチブルなSPARCliteバスを装備しており、既存の周辺チップおよびG/Aなどのハードウエア設計資産をそのまま使用可能です。 |
*PARC はSPARC International, Inc.の米国における登録商標であり、SUN Microsystems, Inc.により開発された技術に基づくものです。 *SPARCliteは、SPARC International, Inc.の米国における商標であり、Fujitsu Microelectronics, Inc.がその独占使用を許可されているものです。
以 上