[ PRESS RELEASE ]

1996-0189 平成8年10月29日 株式会社富士通研究所

株式会社富士通研究所(社長:佐藤 繁,本社:川崎市中原区)は,このほど21世紀初頭に量産が予想される最小寸法0.18μm以下のロジックLSIにおいて深刻化する帯電障害を解決できる導電性レジスト技術を世界で初めて開発しました。この技術は,新規な有機導電材料からなるレジストをパターニングすることで,5nm以下の超薄膜化が予想されるMOSゲート酸化膜エッチング時の帯電破壊を防止できます。また0.1μm 以下の高解像性(電子線露光時)を実現できるため, さらに微細なロジックLSI の実現に向けても有効な技術として期待されます。

半導体集積回路(LSI)は,一層の高集積化高速化,低消費電力化が望まれています。これを実現するために,超微細パターンの形成技術や,MOSゲート酸化膜の超薄膜化が本格的に検討されており,21世紀初頭に量産が見込まれるロジックLSIにおいては, 最小寸法0.18μm, ゲート酸化膜厚5nm以下が予想されます。しかし,このような超微細素子を実用化する上で深刻な問題となるのがレジスト(*1)の帯電です。現行レジストは絶縁物であるため帯電し易く, 素子の微細化が進むに従ってエッチング時に溜まった電荷によるゲート酸化膜破壊(*2)や, 電子線露光位置精度の低下(*3)といった問題が深刻となってきます。この問題はLSI 製造プロセスの信頼性を著しく低下させるため, これを解決する新技術の開発が切望されていました。
株式会社富士通研究所は,上記問題を解決するため有機導電材料を用いた2層レジスト法(*4)による新しい超微細加工技術を開発しました。この技術は,有機導電材料をスピンコート後加熱架橋して製膜し,この上層にシリコン含有レジストパターンを通常の露光,現像で形成した後,酸素プラズマにて上層パターンを下層に転写することで,超微細でかつ高い導電性を持ったレジストパターンを形成するものです。ここで用いる有機導電材料は,ポリアニリンスルホン酸(PAS)と呼ばれる有機導電体に耐溶剤性を持たせるため架橋剤を添加したもので,当社と日東化学工業株式会社(社長: 片岡 良, 本社: 東京都千代田区)と共同で開発しました(*5)。上層のシリコン含有レジストは,当社が開発した三次元ポリシルフェニレンシロキサン(TSPS)(*6)を用いることにより電子線露光で0.075μmの超微細導電性レジストパターンを形成でき, さらに微細なLSIにも適用可能です。

このレジストプロセスでは,レジストが導電性であるため帯電が防止され,前述のゲート酸化膜破壊や, 電子線露光位置精度の低下を解決できることが,富士通株式会社との共同評価で明らかとなりました。レジスト自身を導電性としてゲート酸化膜破壊を防止する技術は,世界で初めて実現されました。露光光源は,電子線は勿論,上層が薄く透明性を確保できるためArFエキシマレーザ等にも対応でき,また導電性下層による3層レジスト法(*7)で上層に市販の汎用レジストを適用することも可能です。

本技術は,通常の単層レジストに比べプロセスコストが掛かりますが(*8),次世代以降のロジックLSI ゲート酸化膜近傍配線加工などレジストに帯電防止が要求される分野において信頼性の高い超微細加工が実現できる技術として期待されます。また電子線露光によるフォトマスク製造に適用することで, より高い寸法精度を実現できることも確認しております。今回開発した有機導電材料は,共同開発先である日東化学工業株式会社で量産し,今冬よりデバイスメーカ,フォトマスクメーカ等への本格的な販売を開始致します。

〔導電性レジスト技術の主な特長〕

• ゲート酸化膜の歩留り向上: プラズマエッチング時の帯電によるMOSゲート酸化膜ダメージを防止
• 電子線露光時の位置精度向上: 露光時帯電によるパターンの位置ずれを防止
• 超微細パターンに対応: 2層レジスト法で電子線0.075μm,ArFエキシマ0.15μmを解像

*1) レジスト

基板にLSI回路パターンを焼き付ける感光性樹脂。LSI製造に必須で, 微細化,高機能化に向け世界中で活発に新材料開発が行われている。

*2) 帯電によるゲート酸化膜の破壊

ドライエッチングやイオン注入などの荷電粒子を利用するプロセスはLSI製造に必須であるが, 帯電を引き起しゲート酸化膜を破壊する問題がある。特に, ワークステーション用のマイクロプロセッサ等ロジックLSIのゲート酸化膜は, 高速化のため薄膜化が推進されており, この問題は深刻となる。破壊機構の詳細は完全には解明されていない(例えば図1)。

*3) 帯電によるパターン精度の低下

電子線露光は, 少量多品種LSIやフォトマスク製造に実用化されており, また0.1μm以下のパターンを描画できる有望な技術であるが, 露光の際にレジストが帯電し, 重ね合わせて露光しようとした場合に既露光領域の電荷で電子線がねじ曲げられ, パターン位置精度が低下する(図2)。また, レジストパターンをドライエッチングして下地を加工する際に, レジストが帯電して転写精度を劣化させる。

*4) 2層レジスト法

図3の工程で,下層が帯電防止に加え,基板反射や段差の影響を抑える役割をする。

*5) 有機導電性材料(aqua SAVE, 図4)

スピンコートで簡単に製膜でき, 10⁶ Ω/□(シート抵抗)以上の高い導電性と2層(or3層)レジストプロセスで上層を塗布現像(or中間層形成)する際に必要な溶剤耐性を有する。

*6) シリコン含有レジスト (TSPS,図5)

独自の3次元分子構造を有するシリコーン樹脂から成り, 電子線, ArF, KrFエキシマレーザへの高い感度, 現像時の膨潤抑制, 高酸素プラズマ耐性, 高耐熱性を有する。

*7) 3層レジスト法

下層レジスト/中間層/上層レジストの3層で構成し,上層レジストパターンを中間層(通常SiO2)に転写後, 更に下層に転写する。2層レジストより工程が多くコストがかかるが,上層に現用の市販レジストを使えるメリットがある。

*8)プロセスコスト

単層レジストに比べ塗布工程とドライエッチング工程が増え,また材料も新規ゆえコスト高になる。ただし,単層レジストも反射防止膜使用が前提になるとこの差は極めて小さい。