PRESS RELEASE
2019年6月18日
富士通株式会社
組合せ最適化問題を高速に解く次世代アーキテクチャー「デジタルアニーラ」が
「MM総研大賞2019」の「大賞」および「ものづくり優秀賞」を受賞
このたび、当社の組合せ最適化問題を高速に解く次世代アーキテクチャー「デジタルアニーラ」が「MM総研大賞2019」において、「大賞」および「ものづくり優秀賞」を受賞しました。
株式会社MM総研が2004年7月に創設した「MM総研大賞」は、ICT分野の市場、産業の発展を促すきっかけづくりを目的に、優れたICT技術で積極的に新商品、新市場の開拓に取り組んでいる企業を表彰する制度で、今回が16回目となります。
「デジタルアニーラ」は、従来の半導体技術を用いて、実社会における組合せ最適化問題を高速に解くことができる次世代アーキテクチャーです。すでに医薬や物流、金融分野などで実績も出ており、今後のデジタル革命を支えるプラットフォームとして高く評価されました。
当社は、今後もこれまでのスーパーコンピュータ開発で培った先端技術力、豊富なSI実績、コンサルティングやSE、研究開発などの専門技術者により、大規模な問題への適用などさらなる技術革新を推進することで、今後もお客様の業務変革や新規ビジネスの創造に貢献していきます。
実社会における、様々な要因の組み合わせを考慮しながら最適解を見つけ出す組合せ最適化問題に対し、従来のコンピューティングパワーでは計算能力に限界があります。そこで、次世代のコンピュータとして量子コンピュータが期待され、開発が進んでいますが、現行の量子コンピュータ（量子アニーリングマシン）ではハードウェア面での制約が大きく、実用規模の問題が簡単に解けるようになるには多くの技術的課題を克服する必要があると言われています。
株式会社富士通研究所（注1）は、高い設計自由度やノイズ耐性というデジタル回路の利点と、量子現象に着想を得た高速性を併せ持つ「デジタルアニーラ」を2016年に開発しており、当社は2018年5月にビット間全結合の規模が1,024ビットに対応したサービスを提供開始しました。さらに、より大規模で複雑な問題を扱うため、当社の高性能プロセッサ開発で培った超高密度回路集積の技術を用いた「デジタルアニーラ」専用プロセッサ「Digital Annealing Unit（DAU）」を開発し、2018年12月よりサービス提供しています。本サービスでは、ビット間全結合の規模は最大8,192ビット、結合精度は最大64ビットの1,845京階調まで対応し、大規模な問題への適用を可能としています。本サービスにより、工場のフロア全体の生産ライン最適化、中分子クラスを対象とした創薬の分野など、複雑な課題に適用することが可能です。
現在、医療や物流、金融分野をはじめ様々な業界で利用されており、今後さらに大規模な問題への適用を可能とするために技術開発を進めています。
以上
注釈
関連リンク
- 8,192ビット規模に拡張した 組合せ最適化問題を高速に解く「デジタルアニーラ」サービスを提供開始（2018年12月21日プレスリリース）
- デジタルアニーラご紹介サイト
- 「MM総研大賞2019」審査結果のお知らせ
本件に関するお問い合わせ
富士通コンタクトライン（総合窓口）
0120-933-200
受付時間： 9時～17時30分（土曜日・日曜日・祝日・当社指定の休業日を除く）
プレスリリースに記載された製品の価格、仕様、サービス内容、お問い合わせ先などは、発表日現在のものです。その後予告なしに変更されることがあります。あらかじめご了承ください。
