このページの本文へ移動
  1. ホーム >
  2. プレスリリース >
  3. 量子コンピュータを実用性で超える新アーキテクチャーを開発

PRESS RELEASE (技術)

2016年10月20日
株式会社富士通研究所

量子コンピュータを実用性で超える新アーキテクチャーを開発

株式会社富士通研究所(注1)(以下、富士通研究所)はトロント大学(注2)と共同で、実社会における様々な課題解決のため、膨大な組合せの中から最適な組合せを探す組合せ最適化問題(注3)を解く新しい計算機アーキテクチャーを開発しました。このアーキテクチャーは従来の半導体技術を用いており、柔軟な回路構成を採用することにより、現行の量子コンピュータ(注4)より多様な問題を扱えます。また、最適化演算を行う演算回路を複数用いて並列動作させることができ、問題の規模や処理速度をスケーラブルに向上させていくことが可能です。今回、アーキテクチャーの最小構成要素となる基本最適化回路について、FPGA(注5)を用いて試作し、一般的なコンピュータに比べて約1万倍高速に計算できることを確認しました。

このアーキテクチャーにより、富士通研究所は、物流の効率化、災害時の復旧計画、経済政策の策定、投資ポートフォリオの最適化など計算量の多い組合せ最適化問題を高速に解くことが可能になり、複雑な要因が絡む社会政策やビジネス課題などにおいて、迅速かつ最適な意思決定を支援する新たなICTサービスの創出を可能にします。

開発の背景

社会では限られた人や時間などの制約のもとで難しい意思決定を迫られる場面があります。例えば災害復旧の手順を決める場合や、投資ポートフォリオの最適化、経済政策の決定などです。このような意思決定においては、様々な要因の組合せを考慮して評価を行い、最適なものを選択する必要があり、このような問題は組合せ最適化問題と呼ばれています。組合せ最適化問題は、考慮する要因の数が増えると組合せの数が爆発的に増えるため、実社会の問題を実用的な時間内に解くためには、コンピュータの大幅な性能向上が必要となります。過去50年にわたってコンピュータの性能向上を支えていた微細化による性能向上は限界に近づいているため(図1)、量子コンピュータなど全く新しい原理のデバイスの登場が期待されています。

図1 従来コンピュータの限界
図1 従来コンピュータの限界
拡大イメージ

図2 組合せ最適化問題解法の課題
図2 組合せ最適化問題解法の課題
拡大イメージ


課題

従来のプロセッサはソフトウェア処理により扱える組合せ最適化問題の自由度は高い反面、高速に解く事ができません。また、現行の量子コンピュータは組合せ最適化問題を高速に解けますが物理現象を利用した解き方であるため近接した素子どうしでしか接続できないという制限があり、現時点では多様な問題を扱うことができません。このため、実社会の多様な組合せ最適化問題を高速に解くことができる新しい計算機アーキテクチャーの実現が課題となっていました(図2)。

開発した技術

今回、従来の半導体技術を用いて、組合せ最適化問題を高速に解くことができる新しい計算機アーキテクチャーを開発しました。本技術は現行の量子コンピュータより多様な問題が扱え、並列化することにより扱える問題の規模や処理速度を向上できます。開発した技術の特長は以下のとおりです。

  1. 組合せ最適化問題向けの新しい計算機アーキテクチャー

    開発したアーキテクチャーでは、デジタル回路を用いた基本最適化回路を一つの単位として、これを複数個用いて、階層的な構造で並列に動作させます(図3)。このとき、基本最適化回路間のデータの移動を極小化する構造とすることにより、従来の半導体技術を用いて高密度に並列実装できます。また、基本最適化回路の内外で、自由な信号のやりとりができる全結合の構造を採用しているため、多様な問題を扱うことができます。

  2. 基本最適化回路内の高速化技術

    基本最適化回路では、確率論の手法を用いて、ある状態からより最適な状態への探索を繰り返し行います。今回、複数ある次の状態の候補に対するそれぞれの評価結果の値を一括して並列計算することにより、次の状態を見つけ出す確率を向上させる技術(図4左)と、探索の途中で局所的な解にたどり着いて膠着状態になった場合に、これを検知して脱出確率を高めるための評価値に一定値を繰り返し加えることで次の状態に移行しやすくする技術(図4右)を開発しました。これにより、高速に最適な解を求めることができます。

図3 開発アーキテクチャー
図3 開発アーキテクチャー
拡大イメージ

図4 基本最適化回路の高速化技術
図4 基本最適化回路の高速化技術
拡大イメージ


効果

今回、1024ビットで表される組合せを扱うことができる基本最適化回路をFPGAに実装して評価を行ったところ、従来プロセッサで動作するシミュレーテッドアニーリングと呼ばれる従来のソフトウェア処理に比べて約1万倍の速度で動作することを確認しました。本技術のビット規模を拡大することにより、数千拠点ある物流の最適化や、限られた予算で複数のプロジェクトの利益を最適化する投資ポートフォリオの最適化など、計算量の多い組合せ最適化問題を高速に解くことが可能になり、最適な意思決定を迅速に行うことを支援する新たなICTサービスの実現が期待されます。

今後

富士通研究所では、開発したアーキテクチャーの改良を進め、2018年度までに、実社会の問題が適用できる規模である10万ビットから100万ビットの計算システムを試作し、実用化に向けて実証を進めていく予定です。

商標について

記載されている製品名などの固有名詞は、各社の商標または登録商標です。

以上

注釈

注1 株式会社富士通研究所:
本社 神奈川県川崎市、代表取締役社長 佐々木繁。
注2 トロント大学:
(University of Toronto) 所在地 Canada, Ontario州 Toronto市、学長 Meric S. Gertler。
注3 組合せ最適化問題:
様々な要素(施策など)の組合せに対して決まる評価値を最小化する問題。
注4 量子コンピュータ:
量子現象を利用するコンピューティング技術の総称。組合せ最適化問題向けに、量子アニーリングと呼ばれる方式のものが開発されている。
注5 FPGA:
Field Programmable Gate Arrayの略。製造後に回路構成をプログラム可能な汎用デバイス。

本件に関するお問い合わせ

株式会社富士通研究所
コンピュータシステム研究所
電話 044-754-2931 (直通)
メール ngcs_qc_press_mem@ml.labs.fujitsu.com


プレスリリースに記載された製品の価格、仕様、サービス内容、お問い合わせ先などは、発表日現在のものです。その後予告なしに変更されることがあります。あらかじめご了承ください。