• English

PRESS RELEASE （技術）

2015年2月23日
株式会社富士通研究所

CPU間の大容量データ伝送を実現する、多並列化が可能な光送受信回路を開発

光ファイバーと同じ間隔で配置可能なリタイマ回路を世界で初めて開発

本技術の詳細は2月22日（日曜日）から米国サンフランシスコで開催される半導体技術に関する最大級の会議である「国際固体素子回路会議ISSCC 2015（IEEE International Solid-State Circuits Conference 2015）」で発表します（ISSCC 発表番号22.7）。

開発の背景

サーバやスパコンの性能向上と仮想化環境の進展に伴い、サーバ間やCPU間での通信データ量が増大しています。サーバやCPUを接続する光インターコネクトの容量も増大していますが、単チャネルでの速度増大には限界があるため、複数チャネルで接続する光送受信回路の多並列化が求められています。

課題

大容量化に向けて高速化と高密度化の両立が必要ですが、高速化によってCPUと光インターコネクト間の接続でノイズによる波形劣化が顕著になります。高速動作を阻害するノイズとして、時間方向に波形がぶれる現象が発生するため、信号を処理する際のタイミングが合わなくなります（図1）。この修復には時間方向の波形劣化を修正する回路も含めた回路全体の高密度化技術が要求されます。現状では、光素子の駆動回路は複数チャネルをひとつのICに集積化できていますが、時間方向の波形の修復をおこなうリタイマ回路には、高速な発振回路があり、コイルを内蔵することから互いに干渉するため0.5mm以上の配置間隔が必要でした。このため複数のチャネルの回路を集積化した場合、これが小型化を妨げる大きな要因となっていました。

開発した技術

今回、リタイマ回路間の相互干渉を低減し、0.25mm間隔で配置可能な回路を実現しました（図2）。

開発した技術の特長は以下のとおりです。

1. 相互干渉のリタイマ回路への影響を解析する技術

   挙動が複雑であり、これまで明確化されていなかった発振回路のコイル間の相互干渉の定式化し、それを回路シミュレーターに組込むことで、リタイマ回路に与える動作ノイズの影響をシミュレーションにより数値化しました。

2. コイル間の相互干渉の影響を除去し、0.25mm間隔のリタイマ回路を実現

   シミュレーションのモデルに対して、コイルの相互干渉の影響が小さくなる約10個の設計パラメーターを抽出し、各パラメーターを変更して最適な値を算出しました。これによりリタイマ回路間の干渉による変動に追従可能な速度で電流の増幅量を調整するゲイン調整回路を開発しました。

これらの技術を用いて、リタイマ回路のピッチを従来の0.5mm以上から0.25mmまで縮小することに成功しました。光送受信回路を構成する光素子、光素子の駆動回路、リタイマを同ピッチで配置することが可能となり、光送受信回路の多並列化を実現しました。

効果

リタイマ回路を集積化した光送受信回路と光素子を4組並列動作させる実験では、100Gbpsの伝送を確認しました。本技術により、リタイマ回路と光素子が小型化され、高密度の光インターコネクトが実現できます。リタイマ回路と光素子を16組使えば、400Gbpsの次世代光インターコネクトを実現でき、次世代スパコンなどでの400Gbpsの大容量データ伝送が可能になります。

今後

富士通研究所は、より大容量のサーバ間光インターコネクトの2016年度の実用化を目指し、小型光インターコネクト技術の開発を行っていきます。

商標について

記載されている製品名などの固有名詞は、各社の商標または登録商標です。

注釈

注1 株式会社富士通研究所：

代表取締役社長 佐相秀幸、本社 神奈川県川崎市。

---