• English

PRESS RELEASE （技術）

2012年4月23日
株式会社富士通研究所

面積と消費電力を半減したアナログデジタル変換器を開発

デジタルシステムの小型・低消費電力化に貢献

本技術の詳細は、4月23日（月曜日）から台湾で開催される国際会議「2012 VLSI-DAT(2012 International Symposium on VLSI Design, Automation & Test)」にて発表いたしました。

開発の背景

近年のデジタル機器の進歩は、主にデジタル回路の高性能化によって実現されています。しかし自然界に存在する情報や信号はアナログであり、それらをデジタル処理するためには必ずアナログからデジタルへ変換するアナログデジタル変換器が必要です。

また、ハードディスクに代表されるように元々はデジタル信号であっても高速、高密度の信号伝送を行うと信号が歪み、元のデジタル値を判別することが困難になります。そこで一旦アナログデジタル変換した後にデジタル処理によってもとのデジタル値を判別する処理が主流になりつつあります（図1）。

課題

アナログデジタル変換器の動作は、一般的に外部から入力されたアナログ信号の値と内部で生成した基準値とを比較することでデジタル値に変換を行います（図2）。しかし、基準値を生成するために基準電圧発生用抵抗群が必要となり、そこには定常的に電流を流す必要があるため省電力化が困難でした。また、基準値を設定するために基準電圧切り替えスイッチが必要となり、半導体の微細化が進むにつれ、このスイッチの高速切り替え性能や、オン時の抵抗値のばらつき性能などを保証することが困難になっていました。

開発した技術

今回、基準電圧発生用の抵抗群や、基準電圧切り替えスイッチを用いる必要のない、全く新しいデジタル制御の回路方式を開発しました。比較基準電圧を与える代わりにデジタル値を与え、このデジタル値で制御される比較基準電圧(Vref)相当の基準点とアナログ入力信号の大小を比較するよう動作します（図3）。具体的には、量子化された個別の電流源を電圧比較器内部に配置しておき、実際に電流を流す個数を調整することによって判定レベルを制御します（図4）。

本構成とすることで、基準電圧発生用抵抗群が不要になるため、この抵抗に流れる定常的な電流（約1ミリアンペア）を削減することができ、また、基準電圧切り替えスイッチが不要となるため高速化も可能となります。

本技術を適用したアナログデジタル変換器を試作し、分解能6ビット、変換速度1ギガサンプル/秒の性能を同クラスで世界最小レベルの実装面積0.04mm²、および消費電力9.9mWで実現しました。

効果

従来に比べ実装面積を半減でき、さらに消費電力も半減できるため、多チャンネル配置して数十ギガレベルの高速動作を実現するタイムインターリーブ動作においても小型・低消費電力で実現することが可能となり、搭載したシステムの高性能化に大きく貢献できます。

今後

今回開発した技術を、サーバを構成するボード間のバックプレーンインターフェースなどへの適用を進めていきます。また、本技術をさらなる微細化プロセスに適用するとともに、他のアナログ回路にも応用していく予定です。

商標について

記載されている製品名などの固有名詞は、各社の商標または登録商標です。

注釈

注1 株式会社富士通研究所：

代表取締役社長 富田達夫、本社 神奈川県川崎市

注2 タイムインターリーブ動作：

多チャンネル配置した回路の位相をずらして動作させることによって更なる高速動作を実現する技術。たとえば50チャンネルのタイムインターリーブ動作では50倍の高速動作が可能となる。

---