PRESS RELEASE (技術)
2010年2月12日
株式会社富士通研究所
同クラスで世界最小の消費電力を実現するA/D変換器を開発
従来の10分の1の消費電力と小型化を実現し、デジタル機器の環境負荷を低減
なお、今回の技術の詳細は、2月7日からサンフランシスコで開催されている半導体の国際会議「ISSCC2010 (International Solid-State Circuits Conference 2010)」にて発表いたしました。（発表番号 21.4）
開発の背景
近年のデジタル機器や携帯機器は、高性能化および高機能化のために、搭載されるA/D変換器の低消費電力化と小型化が同時に求められています。特に、A/D変換器の消費電力は、デジタル機器の消費電力の多くの部分を占めており、消費電力を削減することができる技術に注目が集まっています。
現在、デジタル機器や携帯機器に使われているA/D変換器の大半は、信号を増幅するアンプを利用したパイプライン型方式を使用しています。一方で、制御センサーなどの用途に使われている逐次比較型方式のA/D変換器は、アンプを利用しないことから低消費電力・小型であり、パイプライン型に取って替わる方式として期待されています。
課題
デジタル機器で主流となっているパイプライン型のA/D変換器は、アナログ回路を利用しているため、これ以上の内部回路の微細化設計が困難になりつつあり、今後も進む微細化プロセスに対応するために代替方式が必要とされていました。これに対して、逐次比較型のA/D変換器は、内部に複雑なアナログ回路を必要とせず、電力効率や小面積化に有利で、微細化プロセスに向くという長所を持つ反面、製造時の素子特性のばらつきにより高速化が難しい方式であるため、10メガサンプル/秒以下の比較的低速領域で使われてきました（図1）。そのため、素子特性のばらつきに配慮し、逐次比較型A/D変換器を高速化することができれば、低消費電力化および小型化が実現でき、さらには将来的な微細プロセスへの適用も容易です。
|
開発技術の概要
今回、素子特性のばらつきの誤差や温度や電源電圧の変化を、内部でデジタル的に検出して自動的に補正する、デジタルアシスト技術を開発いたしました。これにより、従来は安定した精度を確保するために必要であった一定値以上の素子サイズで設計する制約から解放されたため小型化が可能になりました。この技術を逐次比較型のA/D変換器に適用することで、消費電力を約90%削減し、A/D変換器本体の面積を約10分の1にすることに成功いたしました。
効果
開発した回路技術を、分解能10ビット、変換速度50Mサンプル/秒の逐次比較型A/D変換器に適用したところ、同クラスで世界最小の消費電力0.82mWを実現（注5）しました。
A/D変換器の小型化・低消費電力化は、単にA/D変換器としての性能のみでなく、搭載したシステムLSIの小型化・低消費電力化にもつながるため、機器全体での消費電力に大きく影響します。
今後
今回開発した技術を、デジタル家電、および携帯電話やワンセグ・フルセグチューナーなどの適用を進めていきます。また、この技術をさらなる微細化プロセスに適用するとともに、他のアナログ回路にも応用していく予定です。
商標について
記載されている製品名などの固有名詞は、各社の商標または登録商標です。
以上
注釈
- 注1 株式会社富士通研究所：
- 代表取締役社長 村野和雄、本社 神奈川県川崎市。
- 注2 逐次比較型方式：
- A/D変換の方式のひとつ。ひとつの比較器で繰り返し大小比較を実行する方式のこと。アンプが不要で回路構成が単純であるが、高速動作が苦手。
- 注3 A/D変換器：
- アナログの電気信号を、デジタルの電気信号に変換する回路のこと。
- 注4 パイプライン型方式：
- A/D変換の方式のひとつで、各桁の判定用に低分解能の変換回路を多段用いてパイプラインで処理する方式のこと。
- 注5 同クラスで世界最小の消費電力0.82mWを実現：
- スペックは以下の通り。
分解能 10 ビット 変換速度 50 MS/s テクノロジー 65nm CMOS 電源電圧 1.0V 消費電力 0.82mW A/D変換器本体面積 0.04mm2
本件に関するお問い合わせ
株式会社富士通研究所
プラットフォームテクノロジー研究所 デザインソリューション研究部
電話： 044-754-2690（直通）
E-mail： saradc@ml.labs.fujitsu.com
プレスリリースに記載された製品の価格、仕様、サービス内容、お問い合わせ先などは、発表日現在のものです。その後予告なしに変更されることがあります。あらかじめご了承ください。