FUJITSU
Worldwide|サイトマップ
THE POSSIBIliTIES ARE INFINITE
Japan
元のページへ戻る
[ PRESS RELEASE ](技術)
2005-0086
2005年6月14日
富士通株式会社

世界初、シリサイドゲートを持つトランジスタのしきい値電圧を実用レベルで制御

〜45ナノメートル世代のトランジスタに向けて〜

株式会社富士通研究所(注1)(以下、富士通研究所)は、世界で初めて、トランジスタのゲート電極全体にシリサイド(注2)を用いても、しきい値電圧(注3)を実用レベルで制御できる技術を開発しました。今回開発した技術により、45ナノメートル世代のトランジスタにおいて、ゲート絶縁膜の薄膜化に頼らずにトランジスタの性能を約15%向上させることが可能です。

今回開発した技術は、45ナノメートル世代のLSIのための要素技術です。あきる野方式(注4)の一環として、富士通株式会社と富士通研究所が特別チームを結成して開発しています。

本技術の詳細は、6月14日〜16日に京都で開催される2005 Symposium on VLSI Technologyで発表します。

【開発の背景】

CMOSデバイスの微細化、高性能化には、ゲート絶縁膜の薄膜化が必須です。しかし、ゲート絶縁膜であるシリコン酸窒化膜の厚さは1ナノメートルにせまり、物理的な限界に近づいています。

このような状況を打開する技術として、性能を落とさずに物理的な膜厚を確保できる高誘電率(High-k)絶縁膜の採用や、ゲート電極の材料を変えることでゲート絶縁膜の薄膜化だけに頼らずにトランジスタの性能を改善する技術の提案がなされています。

【課題】

ゲート電極の材料を変える提案のひとつに、ゲート電極全体をシリサイドにする方法が提案されています。既存の半導体プロセス技術で用いている材料だけを利用するため、導入が容易であると同時に、現在のポリシリコンを用いたゲート電極よりも性能の向上が見込まれます。

しかし、単純にゲート電極全体をシリサイドにするだけでは、トランジスタが動作するしきい値電圧が現在のポリシリコンと大きく異なってしまうため、実際のLSIとして用いることができません(図1(b))。また、シリサイドに不純物を混入したり、組成を変化させたりすることでしきい値電圧を調整できることはわかっていますが、その影響を実用レベルで制御することはできませんでした。

【今回開発した技術】

今回開発したのは、ニッケルシリサイドのゲート電極を持つトランジスタのしきい値電圧を、実用レベルで制御する技術です。開発した技術の特長は以下の通りです。

  1. 不純物の偏析量によるしきい値電圧の制御技術

    ニッケルシリサイドをゲート電極とするとき、ゲート電極内で不純物が偏析していく様子が、シリサイドが形成される反応過程で変化することを見出しました。この現象をふまえ、n型、p型それぞれのトランジスタについて、最適な不純物分布によるしきい値電圧の制御技術を開発しました。また、p型トランジスタでは、ゲート絶縁膜の表面状態が不純物の偏析に影響を与えることを見出し、表面状態の制御によるしきい値電圧の制御技術を開発しました。(図1(c))

  2. シリサイド組成によるしきい値電圧の制御技術

    ニッケルシリサイドの組成変化によるしきい値電圧の変化が、不純物の偏析による効果とは独立の現象であることを見出しました。この現象をふまえ、n型、p型それぞれのトランジスタについて、最適な組成によるしきい値電圧の制御技術を開発しました。

【効果】

今回開発した技術を用いて、ニッケルシリサイドのゲート電極を持つトランジスタのしきい値電圧を制御し、n型、p型それぞれのトランジスタについて、しきい値電圧を低消費電力向けにもハイパフォーマンス向けにも利用できる実用的な範囲にすることができます。(図1(d))

しきい値電圧を実用的な範囲にできたニッケルシリサイドを45ナノメートル世代のトランジスタに適用すると、ハイパフォーマンスのトランジスタ性能は約15%向上することが見積もれます。

【今後】

今回開発した技術を含めた45ナノメートル世代のゲート電極技術の開発と検証を富士通株式会社と共同で進め、次世代LSI技術の要素技術の確立を推進していきます。

図1
図1 しきい値電圧の調整範囲(数値はしきい値電圧)
(a)
ポリシリコンをゲート電極材料に用いた従来技術の場合
(b)
単純にゲート電極をニッケルシリサイドとした場合
(二重破線の矢印は、材料固有の性質によるしきい値電圧のシフト。
実用的な範囲からずれてしまう。)
(c)
ニッケルシリサイドで、不純物の偏析量を制御した場合
(d)
(c)の効果に加え、ニッケルシリサイドの組成を制御した場合
(ポリシリコンを用いた従来技術(a)とほぼ同等のしきい値電圧にできている。)

以上

注釈

(注1)株式会社富士通研究所:
社長 村野和雄、本社 神奈川県川崎市。
(注2)シリサイド:
シリコンと高融点金属との化合物。今回の技術ではゲート電極として、シリコンとニッケルとの化合物、ニッケルシリサイドを用いている。ゲート電極にニッケルシリサイドを用いる場合、ニッケルとポリシリコンとを熱処理によって反応させニッケルシリサイドを形成する。
(注3)しきい値電圧:
トランジスタのソース・ドレイン間で電流が流れはじめるときのゲート電圧。低消費電力のトランジスタとハイパフォーマンスのトランジスタとでは、しきい値電圧の設定が異なる。低消費電力向けでは、比較的しきい値を高くしてオフ電流を減らす。ハイパフォーマンス向けでは、しきい値を低くしオン電流を増やす。n型トランジスタでもp型トランジスタでも、通常、低消費電力向けとハイパフォーマンス向けとではしきい値電圧は約0.3ボルトの差があるが、この差はゲート下のチャネルの不純物濃度によって調整することが可能である。
(注4)あきる野方式:
材料技術・プロセス技術・設計技術などの要素技術開発と、それらの密接な連携によるインテグレーションを、人も場所も、富士通研究所と富士通株式会社の事業部門とが組織横断的なチームとして一体となって実施する、LSIに関わる技術開発の方法。

関連リンク

プレスリリースに記載された製品の価格、仕様、サービス内容、お問い合わせ先などは、発表日現在のものです。その後予告なしに変更されることがあります。あらかじめご了承ください。ご不明な場合は、富士通お客様総合センターにお問い合わせください。

元のページへ戻る ページの先頭へ

All Right Reserved, Copyright (C) FUJITSU