| [ PRESS RELEASE ]（技術） |
2004-0222
2004年12月14日
株式会社富士通研究所 |
世界初！ゲート電極下の不純物分布を直接評価
〜性能がばらつく原因を解明し45nm世代トランジスタ開発を加速〜
今回開発した技術は、ユビキタス時代に向けた情報機器の小型化、高性能化、低消費電力化に貢献するためのものです。
なお、本技術の詳細は、12月13日から米国サンフランシスコで開催されている国際電子素子会議(IEDM：International Electron Devices Meeting)で発表します。
【開発の背景】
サーバやデジタル家電、携帯電話などに使用されるLSIは微細化が進み、ゲート電極の線幅が40nm未満となるトランジスタの開発が進められています。国際半導体技術ロードマップでは、2010年頃、線幅が30nm以下の45nm世代トランジスタが実用化されるとしています。そのような微細トランジスタが多数用いられるLSIの安定動作には、各トランジスタの性能が均一である必要があり、性能のばらつきを少なくするトランジスタ製造方法が重要になります。トランジスタのゲート電極加工形状のばらつきが大きいと性能のばらつきが大きくなることから、現在、トランジスタ性能のばらつきの原因調査には、製造途中にゲート電極の加工形状を電子顕微鏡で評価する手法が広く用いられています。
【課題】
しかし、ゲート電極の加工形状のばらつき具合が同じであっても、トランジスタ性能のばらつきが異なる場合があります。理由は、ゲート電極下のソース・ドレイン電極の一部（Xov）（注4）とチャネル領域からなる活性領域の不純物分布のばらつき具合が異なることが考えられます。活性領域の不純物分布の評価には、ゲート電極を除去する必要がありますが、活性領域に損傷を及ぼすことなくゲート電極を除去することが困難でした。
【開発した技術】
今回開発したのは、ゲート電極加工形状と活性領域の不純物分布の関係を直接評価する技術です。活性領域に損傷を及ぼすことなくゲート電極を除去する技術と、高分解能の2次元不純物分布評価技術を組み合わせることで実現しました。開発した技術の特長は、以下のとおりです。
ゲート電極除去技術
薬液TMAH（注5）を使いゲート電極除去技術を開発しました。TMAH処理条件を最適化することでゲート電極の下にある厚さ僅か1nm程度のゲート絶縁膜を溶かさずに、多結晶シリコン製のゲート電極のみを溶かすことを実現しました。
高分解能の2次元不純物分布評価技術
走査型トンネル顕微鏡STM（注6）を用い、ゲート電極を除去した後に、ゲート電極加工形状の評価と活性領域表面の不純物分布評価を同時に行うことを可能としました。これによりゲート電極加工形状と活性領域の不純物分布の関係を明らかにしました。
【効果】
今回開発した技術により、ゲート電極加工形状と活性領域の不純物分布ばらつきとの関係を直接評価することが可能となり、その関係が、ソース・ドレイン電極を形成する不純物注入の条件によって変化することを世界で初めて明らかにしました。閾値電圧(注7)のばらつきについて、本技術による予測値と完成品のトランジスタの値を比較し、精度に差がなく実用的であることを確認しています。
本技術を用いることで、トランジスタ製造工程の途中段階でトランジスタの性能がばらつく原因を解明することができるため、トランジスタ製造方法の最適化を円滑に行え、製造プロセス技術開発期間の短縮とコスト削減に貢献できます。
【今後】
今後、シミュレーターを用いた性能予測技術と連携して、本技術を用いた高精度な性能ばらつきの予測を実現して、45nm世代のトランジスタ開発を加速していきます。
図1 トランジスタの模式図
図2 線幅40ナノメートルのゲート電極除去後の走査電子顕微鏡像
図3 線幅40ナノメートルのゲート電極下の活性領域における不純物分布
実線：ゲート電極の端、点線：ソース・ドレイン電極とチャネル領域の境界
以上
注釈
- （注1）株式会社富士通研究所：
- 社長 村野和雄、本社 川崎市中原区。
- （注2）不純物：
- 純粋なシリコンでは電流が流れないので、特定の元素を添加して電流が流れるようにする。その特定の元素を不純物という。不純物の種類と量によって電流の流れ方を調節でき、ソース・ドレイン電極などを構成する不純物の分布を最適なものにすることでトランジスタの性能が向上する。
- （注3）ゲートLER：
- Gate Line Edge Roughness。ゲート電極の線幅加工寸法が局所的に揺らいでしまった結果生じるゲート電極端の波形の形状のこと。ゲート電極線幅の平均値が同じであっても、ゲートLERがある場合とない場合では微細なトランジスタの性能が異なったものになる。従って、ゲートLERがランダムな形状だとトランジスタ性能のばらつきの原因になると懸念されている。トランジスタの微細化が進むと、ゲートLERがトランジスタ性能に及ぼす影響が大きくなると予想されている。
- （注4）Xov：
- Extension overlap distance。ソース・ドレイン電極がゲート電極下へ突き出ている距離のこと。トランジスタ特性を予測する上で重要なパラメータのひとつ。
- （注5）TMAH：
- テトラ・メチル・アンモニウム・ハイドロオキサイドの略称。リソグラフィー用のポジレジスト用現像液や半導体表面処理剤などとして広く使用されている。
- （注6）走査型トンネル顕微鏡STM：
- Scanning Tunneling Microscopy。半導体表面の凹凸を原子1個分の精度で観察できると同時に、半導体基板中の不純物濃度を測定できる。
- （注7）閾値電圧：
- トランジスタがオフ状態（ドレイン電流が流れない状態）からオン状態（ドレイン電流が流れる状態）に移り変わるときの、境界となるゲート電圧のこと。
- （注8）N型、P型：
- 不純物の伝導型の種類。シリコン中にN型不純物が多いと電子が流れやすくなり、P型不純物が多いと正孔が流れやすくなる。
関連リンク
プレスリリースに記載された製品の価格、仕様、サービス内容、お問い合わせ先などは、発表日現在のものです。その後予告なしに変更されることがあります。あらかじめご了承ください。ご不明な場合は、富士通お客様総合センターにお問い合わせください。
|
