世界初！毎秒50ギガビットで動作するCMOSセレクタICを開発

株式会社富士通研究所（注1）と富士通株式会社は、独自のCMOS高速化技術により世界最高速の毎秒50ギガビットで動作するCMOSセレクタIC（注2）を開発しました。今回開発した技術により、従来、化合物半導体やシリコンゲルマニウム半導体などでしか実現できなかった毎秒40ギガビットの高速通信用LSIを、低消費電力で高集積化に適したCMOSで実現することが可能となります。

今回開発した技術は、毎秒40ギガビットの次世代通信用LSIを実現させるためのものです。本技術の詳細は、米国サンフランシスコ市で開催されたISSCC 2004（International Solid-State Circuit Conference）で発表しました。

【開発の背景】

近年、ブロードバンド・インターネットの普及に伴い、ネットワークの高速化・大容量化の要求が高まっています。現在は、毎秒10ギガビットの通信システムが商用化されていますが、次世代では、毎秒40ギガビットの通信システムが必要とされています。その実現のためには、毎秒40ギガビット以上で動作する超高速ICが必要となり、高速特性に優れた化合物半導体やシリコンゲルマニウムなどの材料を用いたデバイスの開発が進められています。

【課題】

しかし、化合物半導体やシリコンゲルマニウムなどを用いたデバイスには、消費電力が大きく高集積化が難しい、価格が高いという問題がありました。一方、CMOSを用いたICでは、トランジスタの特性や配線容量の関係から、従来技術の延長では毎秒40ギガビットを超える高速動作は困難でした。

【開発した技術】

今回開発したのは、CMOS回路を高速化する技術です。インダクタ（注3）を利用した新しい回路構成を採用し、最先端の90ナノメートルCMOSテクノロジを用いることにより、大幅な高速化を実現しました。開発した技術の特長は、以下の通りです。

インダクタピーキング技術

回路の中で高速動作を阻害する要因となっている、トランジスタや配線の容量を打ち消すために、回路中の最適な位置にインダクタを配置し、高速特性を最大限に引き出しました。インダクタとしては、配線の最上層に形成した3ミクロン厚の銅配線を使用しています。
最先端90ナノメートルCMOSテクノロジ

標準的な90ナノメートル世代のCMOSテクノロジをベースに、ゲート長を48ナノメートルまで縮小したトランジスタを用いるなど、回路の特性を最大限に引き出すための改良を加えています。
高精度モデリング技術

トランジスタ、インダクタ、配線などの各素子について、低周波領域から高周波領域まで高精度に一致させるモデリング技術を確立し、各素子のモデルを作成しました。その結果、精度の高い回路シミュレーションが可能となり、インダクタを用いた新しい回路構成でも、最適な回路設計が可能となりました。

【効果】

今回開発した技術により、異なる回路構成をもつ2種類のセレクタICを開発し、それぞれ毎秒43ギガビット、毎秒50ギガビットの高速動作を確認しました（図1）（図2）。CMOSテクノロジを用いたICにおいて、毎秒40ギガビットを超える高速動作を実証したのは世界で初めてです。

毎秒50ギガビットで動作するセレクタICは、90ナノメートル世代のCMOS LSIの標準電圧である1.0ボルトで動作する回路構成となっており、大規模なシステムLSIへの展開も容易になっています。

【今後】

今後、大規模なシステムLSIに搭載するための技術開発を進め、2006年から2007年ごろの実用化を目指します。

図1．毎秒43ギガビットで動作するセレクタIC

図2．毎秒50ギガビットで動作するセレクタIC

【商標について】

記載されている製品名などの固有名詞は、各社の商標または登録商標です。

以上

用語説明

（注1）株式会社富士通研究所：: 社長藤崎道雄、本社川崎市
（注2）セレクタIC：: 複数の入力信号から1つの入力信号を選択して出力する機能を持つ集積回路。2対1セレクタICでは、クロック信号を使って2系統のデータ信号を交互に選択することにより、2倍のデータ速度を持つ1系統の信号に多重化することができる。
（注3）インダクタ：: 周波数が高くなると、電気が通りにくくなる素子。半導体上では、一般的に渦巻状の配線パターンで作られている。