 |
| [ PRESS RELEASE ] |
2002-0135
平成14年6月6日
富士通株式会社 |
|
世界初！
システムインパッケージを限界まで小型化したチップサイズモジュールを開発
当社は、システムインパッケージの新技術として、複数搭載したチップのうち最大のチップサイズまで小型化を可能とするLSIパッケージ「CS ModuleTM(シーエスモジュールTM：チップサイズモジュール)」を世界で初めて開発いたしました。
開発した「CS Module」は、チップ厚を通常の約16％まで薄く加工するためのウェハ薄化加工技術と、作製したチップを積層し配線する技術を組み合わせたもので、これまでの同等の機能を持つシステムインパッケージに比べて面積を約30％、厚さを約65％減らすことができ、小型化する電子機器用のLSIに最適なパッケージを実現できます。
【開発の背景】
近年、携帯電話やPDA、デジタルAV機器などの小型化、高機能化にともない、短期に開発できるシステムLSI化が進められています。システムLSIは、一つのチップ上に複数の機能を高集積化したシステムオンチップ( *1)(SoC)と、個々に製作したチップを実装基板上に搭載させるシステムインパッケージ( *2)(SiP)があります。 SiPは、既存設備を用いて、短期間で安価なシステムLSI製品が提供できるという特長があります。 しかし、チップを搭載するためのテープ基板( *3)などのインターポーザ( *4)やチップ間を接続するためのワイヤーボンディングが必要なため、小型化するのに限界がありました。
【開発した技術】
今回開発したのは、チップを薄く加工し、それらを2段に積層した上で、チップ間の信号線を再配線することで、従来のSiPを飛躍的に小型化できる技術です。この技術を用いて、ロジックデバイスとメモリデバイスを組み合わせたハイエンド用のシステムLSI(図1)を試作しました。
図1はロジックデバイスAの上に別のロジックデバイスBとメモリデバイス(試作品は4チップを搭載)を並べたものです。上段のチップ間を0.040ミリメートルピッチで再配線しました。今回の試作品では，0.050ミリメートル厚のチップを用い、モジュール厚0.65ミリメートル(最大)を達成しております。
図2はメモリを5段積層した大容量メモリデバイスで、基盤となるメモリデバイス1の上にメモリデバイスを4チップ積み上げ、多段に積層できることを検討したものです。
開発した技術の特長は以下の通りです。
- ウェハ状態でのCSP(Chip Size Package)製作技術
CSPとは、パッケージサイズがチップサイズと同等あるいはわずかに大きいパッケージを指します。今回、開発したのは全ての組立工程をウェハ状態で行う、ウェハレベルCSPを発展させた技術です。
主に信号伝達用の配線形成技術、デバイスを保護するためのパッシベーション技術( *5)、デバイスとマザーボードを接続するための外部端子形成技術から成ります。
- ウェハ薄化加工技術
ウェハの背面を機械的に研磨することでウェハ厚を非常に薄くする技術です。ウェハを通常の厚さ0.15ミリメートルから0.025ミリメートルに約16％まで薄くすることが可能です。
- 高精度チップ搭載技術
チップボンダーを用いて薄型チップを±0.005ミリメートルの位置決め精度で搭載することができます。
- チップ間平坦化技術
ウェハ上に搭載した複数のチップの隙間を樹脂で埋め込み平坦化することで、チップ間の再配線を可能とします。
- 再配線技術
チップ間の信号線を露光、現像、エッチングにより微細な銅配線を形成します。
- 受動部品内蔵技術
再配線技術を用いてキャパシタやインダクタの内蔵も可能です。
今後は量産化技術を確立し、低コスト化とさらなる薄型化を図ってまいります。
|
【図1．ハイエンド用途向けチップサイズモジュールの構造】
 |
|
【図2．メモリスタック用途向けチップサイズモジュールの模式図】
 |
- 【用語説明】
-
- *1 システムオンチップ(System on Chip)：
- CPUやメモリの機能を一つの高性能チップに盛り込むことによりシステム化を実現するシステムソリューションです。
- *2 システムインパッケージ(System in a Package)：
- CPUやメモリなどの複数のLSIデバイスを単一のパッケージに形成しシステム化を実現するシステムソリューションです。
- *3 テープ基板：
- ポリイミドテープなどに代表される薄膜フィルムの絶縁基材に薄膜銅配線層を形成して作製される基板です。屈曲性に優れ、パッケージ用途だけでなくプリンタドライバなどの配線基板にも多く使用されています。
- *4 インターポーザ：
- チップサイズパッケージに用いられる薄い基板を指し、材料として、テープ基板やガラスエポキシ基板などが用いられております。
- *5 パッシベーション技術：
- LSIチップ表面への機械的ストレスを緩和したり、はんだ実装時の配線間のショートを防ぐための保護膜技術です。
【商標】
以 上
プレスリリースに記載された製品の価格、仕様、サービス内容、お問い合わせ先などは、発表日現在のものです。その後予告なしに変更されることがあります。あらかじめご了承ください。ご不明な場合は、富士通お客様総合センターにお問い合わせください。
|
