|
||
|
|
65nm世代LSI用新プロセス技術を開発〜レーザーアニールプロセスにより国際半導体ロードマップの要求をクリア〜株式会社富士通研究所(社長:藤崎道雄、本社:川崎市)、富士通株式会社、バーダントテクノロジ株式会社*(Verdant Technologies、社長:Arthur W. Zafiropoulo、本社:San Jose、CA)は共同で、コンピュータのMPUなどに使われているロジック用MOSトランジスタの高速化の妨げになっている不要な抵抗成分を、従来法に比べて十分の一程度に低減できる新しいプロセス技術を開発いたしました。
この技術を用いると、国際半導体ロードマップ(International Technology Roadmap for Semiconductors)において、2007年に実用化するものと予想されている65ナノメートル世代の要求値が、すでに実現可能であることがわかりました。
本件は、6月11日から米国(ホノルル)で開催された2002 Symposium on VLSI Technologyにて発表いたしました。
【開発の背景】 LSIを高性能化するため、その構成要素であるMOSトランジスタの高速化、微細化に対する要求はますます増大しています。この微細化とトレードオフの関係にあるのがトランジスタのソース、ドレイン部の抵抗増大です。すなわち、トランジスタの微細化と共にソース、ドレイン部を浅く形成する必要があるため、その抵抗は増大していきます。
一方、LSIの動作速度は、主に、MOSトランジスタが流すことができる電流(オン電流)の大きさで決まるため、オン電流ができるだけ大きくなるよう、ソース、ドレイン部の抵抗を小さくする必要があります。
ソース、ドレイン部の抵抗を決めている要因は、そのシート抵抗(*1)と不純物分布の急峻性(*2)です(図1)。抵抗を低減するには、各テクノロジで要求される接合深さを満足しつつ、ソース、ドレイン部の横方向の不純物分布を急峻にする必要があります。現状では、ソース、ドレイン部を形成するのに、低加速エネルギーでイオン注入後、高温(〜1000℃)、短時間(1-10秒)のランプ加熱を用いた方法(RTA:Rapid Thermal Annealing)が行われていますが、急激に進む微細化に対して、十分低いシート抵抗と急峻な接合が得られないといった問題がありました。
【開発した技術】 そこで当社は、不純物の拡散を抑制しつつ、ソース、ドレイン部の電気的に活性な不純物の濃度を増大させ、シート抵抗の低減と不純物分布をできるだけ急峻にするため、ゲルマニウムイオン注入による非晶質化とレーザーアニールを組み合わせたプロセス技術を開発いたしました。
このプロセスにより、ボロンの質量が小さいために通常は、シリコン基板の深い位置にまで注入されて、形成されてしまうソース、ドレイン部が、質量の大きいゲルマニウムのイオン注入によって決まる、急峻な分布でしかも非常に浅い領域だけが、電気的に有効なソース、ドレイン部となります。また、通常のRTAでは、1秒以上の過熱時間が必要なのに対して、レーザーを用いると数十ナノ秒の加熱時間で済み、熱によるボロンの拡散も無視でき、急峻な接合部が形成できます。
開発したプロセス技術を用いて、実際にLSIを試作し、次のことを確認いたしました。
【バーダントテクノロジ社について】 ウルトラテック株式会社(Ultratech Stepper、本社:San Jose、CA)の一つの事業部で、レーザーアニールの技術を持った会社です。
以 上 プレスリリースに記載された製品の価格、仕様、サービス内容、お問い合わせ先などは、発表日現在のものです。その後予告なしに変更されることがあります。あらかじめご了承ください。ご不明な場合は、富士通お客様総合センターにお問い合わせください。 |
|