|
||
|
|
||
|
||
[ PRESS RELEASE ] |
2001-0231 平成13年11月7日 富士通株式会社 株式会社富士通研究所 |
|
高密度,高多層,低コストプリント基板を開発富士通株式会社と株式会社富士通研究所(社長:藤崎道雄、本社:川崎市)は、共同で、UNIXサーバや、通信基地局用装置などで必要な超多ピン配線を可能とする高多層プリント基板、MV-3(MV: Multi Via)を開発いたしました。
この技術は20層以上の高多層プリント基板だけではなく、ノートパソコンや携帯電話、デジタルビデオカメラなど、最近特に高密度実装が要求されるプリント基板などにも幅広く適用が可能です。
MV-3は2001年11月からサンプル出荷を開始する予定で、その後FCV(FUJITSU COMPUTER PRODUCTS VIETNAM)を含めた国内外の工場で製造環境を整え、2002年1月から量産を開始する予定です。 [開発の背景] コンピューターや通信ネットワークの高性能化、高機能化にともない、UNIXサーバや、通信基地局用の高多層プリント基板ではCSP(Chip Size Package)やBGA(Ball Grid Allay)など、パッケージの高密度実装が要求されています。たとえば、CMOS LSIでは、現状の約1700ピンに対して、2002年には2500ピンが要求されています。
これら、パッケージの高密度実装には、通常、ビルドアップ工法(*1)が用いられますが、さらに超多ピンのパッケージを高密度で実装するためには、配線の引き出し効率を上げる必要があります。
また、プリント基板を多層化する場合には貼り合わせ工法(*2)が用いられており、各層にある配線を接続するために機械ドリルによる貫通ビアを形成していました。しかし、層間接続が不要な層にまで貫通ビアが形成されてしまうため、配線の障害物となっていました。このため、貫通ビアをできる限り減らし、回路設計の自由度を高めたプリント基板構造が求められています。 [今回開発した技術] 今回開発したのは、配線の引き出し効率を上げるためのビルドアップ工法とスタック構造の埋め込みビア(*3)を併用する高密度実装が可能な高多層プリント基板の製造技術です。
ビルドアップ工法とは、コアとなる従来の貼り合わせ工法によるプリント基板上に絶縁層と配線層を交互に形成することで微細な配線を実現したものです。配線層全てをビルドアップ工法で形成することで、貫通ビアを低減でき、貼り合わせ工法に比べて回路設計の自由度を拡大することができます。複数のプリント基板を接着するために、レーザーによるビア加工が可能なガラス布入りのプリプレグ(*4)をプリント基板として採用し、ビルドアップ層の強度と、熱膨張率への対応を図りました。また、積層前にプリント基板の品質検査が可能なため、大幅に歩留まりが向上します。
埋め込みビアとは、層間接続用に加工されたビアホールを導体金属で埋め、平坦なビア表面を形成したものです。この埋め込みビアを各配線層に積み重ねて垂直に配置し、スタック構造とすることで、素子と配線を最短の距離で接続します。この方法によって、0.5mmピッチのCSPを実装するために必要な0.25mm径の表面パッドから配線を引き出すことが可能となりました。 開発したMV-3の特徴は以下の通りです。
以 上 |
プレスリリースに記載された製品の価格、仕様、サービス内容、お問い合わせ先などは、発表日現在のものです。その後予告なしに変更されることがあります。あらかじめご了承ください。ご不明な場合は、富士通お客様総合センターにお問い合わせください。 |
|
||
All Rights Reserved, Copyright © FUJITSU LTD. 2001 |