このほど、株式会社富士通研究所(社長 : 藤崎道雄、本社 : 川崎市)は、CMOSトランジスタの性能を大きく左右するチャネル部の不純物分布を、約10nm(ナノメートル : 10^-9メートル)という高精度で、簡単に直接計測できる手法を開発いたしました。この手法により、最小線幅0.1ミクロンプロセス世代以降のハイエンドCMOSトランジスタを製造する際に、製造プロセスを効率良く改善し、歩留まりを大きく向上させることが可能になります。

本技術の詳細につきましては、3月25日から英国オックスフォード大学で開催されるMicroscopy of Semiconducting Materials XIIにて発表いたします。

情報化社会が大きく進展し、大量情報の高速処理を行うコンピュータのさらなる高速化の要求は高まるばかりです。その要求に応えるため、LSIのいっそうの高集積化、高速化が望まれています。高集積化、高速化したLSIでは、トランジスタのチャネル部などが非常に微細なため、わずかな製造誤差によって、動作不良が起こる場合があります。そこで、CMOSトランジスタの不純物分布や形状に厳密さや正確さが要求されるようになってきています。

一般に、CMOS構造のチャネル部を形成するためには、低エネルギーで加速させた不純物イオンを、ゲート電極をマスクとして使いながら、シリコン基板に注入した後、1000℃以上の高温で熱処理するプロセスが採用されています。しかし、この方法は、高温の熱処理中に不純物がシリコン基板内に拡散し、チャネル部が設計通りに製造されているかどうかは不明です。しかも、トランジスタがうまく動作したか否かで、設計通りに製造されているものと判断しているのが実情です。このような方法では、今後さらに微細化するであろうLSIを歩留まり良く製造するのは、大変難しいであろうことは容易に予想できます。そのため、直接かつ簡単に不純物の分布を計測できる手法の開発が切に望まれていました。

最近、精度の良い不純物分布測定法として、先端が細い針を用いて試料表面を走査し、針と試料との静電容量をもとに不純物分布を画像化する走査型容量顕微鏡(*1)が開発されました(図1)。しかし、この顕微鏡で得られる走査型容量顕微鏡像SCM(Scanning Capacitance Microscope)は、直接不純物分布を測定している訳ではなく、トランジスタの静電容量分布のモデルをもとに不純物分布を導出する必要がありました。そのため、モデルが正確でないと、その測定値も大きな誤差が生じてしまいます。すなわち、SCMの測定結果をもとに、トランジスタを設計するには、まだ測定精度の点で不十分でした。

開発した測定手法では、まず、低エネルギーSIMS(*2)装置用いて、測定対象物(試料)の不純物の深さ分布を測定します。SIMS装置とは、1次イオンを試料の表面に照射し、その際に発生する2次イオンを質量分析することによって、材料中の不純物の深さ分布を測定する装置です。 図2は、最新のCMOSトランジスタの製造条件でイオン注入した試料を、低エネルギーSIMSで測定した不純物濃度分布を示します。また同じ試料を、SCMで測定した不純物濃度分布も同一グラフ上に示しました。この結果を見ると、SIMSで測定した不純物の濃度が約1×1018/cm3になる深さ(図中の水平点線で示した値)、すなわち、シリコン基板表面から約50nmくらいまでの浅い領域では、SIMS とSCMの測定結果が良く対応していることがわかります。これは、SCMで用いるモデル計算法に頼らなくても、SIMSの計測値を用いれば不純物分布が精度良く校正できることを示しています。したがって、一度試料をSIMSで測定し、その値を用いれば、容易にSCMの2次元の測定に応用できます。50nmまでの深さに対応する不純物濃度分布とトランジスタの2次元濃度分布を図3に示しました。この図からわかるように、この技術を用いれば、CMOSトランジスタの不純物分布を空間分解能約10nmで測定することが可能です(SCM全体像を図4に、その等高線表示像を図5に示す)。

この技術を採用することにより、デバイス設計上最近特に重要になってきているハイエンドCMOSのチャネル部の形状を1×1018/cm3の濃度付近で、精度良く評価でき、最小線幅0.1ミクロン世代以降の複雑な製造工程における不純物の拡散の様子が測定可能になり、次世代のシステムLSIの性能向上に大きく貢献できるものと期待されます。